注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 0.18ns工艺库文件

  2. 这个是深亚微米数字集成电路的工艺库文件，库文件包括了各个器件的模型

  3. 所属分类：专业指导

    • 发布日期：2010-04-19
    • 文件大小：315kb
    • 提供者：hyx19851014

  1. 超深亚微米下百万门级系统级芯片的物理设计方案

  2. 超深亚微米下SoC 芯片的物理设计面临很多挑战性的难题,如果仅使用传统芯片设计流程,耗时长且难以达到设计收敛,必须探索新的设计方法学来加速设计进程. 以一块0. 18 μm 工艺下200 万门的无线数据传输芯片为例,应对超深亚微米下新的设计挑战,论述了在布局规划、电压降、信号完整性、可制造性设计等方面的解决方案,提出了设计方法学上的改进,提高了后端设计的效率和质量.

  3. 所属分类：硬件开发

    • 发布日期：2014-01-02
    • 文件大小：396kb
    • 提供者：feiyang756

  1. 深亚微米工艺集成电路静态时序分析教程

  2. 讲述深亚微米工艺集成电路静态时序分析的pdf文档，大为推荐

  3. 所属分类：讲义

    • 发布日期：2014-06-29
    • 文件大小：3mb
    • 提供者：cheernixue1982

  1. 《数字集成电路分析与设计——深亚微米工艺》习题答案

  2. 《数字集成电路分析与设计——深亚微米工艺》习题答案

  3. 所属分类：专业指导

    • 发布日期：2017-12-10
    • 文件大小：16mb
    • 提供者：qq_37383691

  1. 某公司IP核互连策略及规范的详细说明.doc

  2. IP核互连策略及规范随着超深亚微米工艺的发展， IC设计能力与工艺能力极大提高，采用SoC（System on Chip）将微处理器、IP核、存储器及各种接口集成在单一芯片上，已成为目前IC设计及嵌入式系统发展的趋势和主流。为减少设计风险、缩短设计周期、更 集中于应用实现，设计者越来越多的采用IP核复用。在此推动下，IP核互连技术及片上总线（On-Chip Bus）得到迅速发展，反过来它们又对IP核的设计、校验、重用及IP核有关标准的制定也产生了深远的影响。 IP核互连策略 就IP核互连的形式

  3. 所属分类：嵌入式

    • 发布日期：2009-04-20
    • 文件大小：345kb
    • 提供者：mazhongqiang

  1. TD-SCDMA芯片设计中的串扰分析

  2. 在超深亚微米工艺条件下，信号完整性问题包括串扰是一个有待深入研究的领域，新方法和新技术的采用将对芯片设计乃至集成电路设计方法学、设计流程、CAD工具以及设计人员的思维方式产生深远的影响。本文论述了TD-SCDMA芯片设计中串扰噪声的成因及影响，介绍了串扰预防、分析和修复的一般方法。

  3. 所属分类：其它

    • 发布日期：2020-03-04
    • 文件大小：82kb
    • 提供者：weixin_38733245

  1. 解决65nm时代的漏电功耗问题.doc

  2. 深亚微米工艺下MOS管漏电流，对MOS管漏电原因进行了详细分析。除此之外，针对目前深亚微米工艺下MOS管漏电降低技术进行了介绍。

  3. 所属分类：电信

    • 发布日期：2020-06-10
    • 文件大小：379kb
    • 提供者：weixin_43205692

  1. LDO 的运行困境：低裕量和最小负载

  2. 基于深亚微米工艺的最新千兆级模拟电路对电源电压的要求越来越低，在有些情况下，还不到1 V。这些高频电路往往需要较大的供电电流，因此，可能在散热方面存在困难。设计目标之一是使功耗降至电路性能绝对需要的水平。

  3. 所属分类：其它

    • 发布日期：2020-07-12
    • 文件大小：804kb
    • 提供者：weixin_38713057

  1. 接口/总线/驱动中的ESD原理保护及典型接口选型应用方案解析

  2. ESD保护对高密度、小型化和具有复杂功能的电子设备而言具有重要意义。本文探讨了采用TVS二极管防止ESD时，最小击穿电压和击穿电流、最大反向漏电流和额定反向关断电压等参数对电路的影响及选择准则，并针对便携消费电子设备、机顶盒、以及个人电脑中的视频线路保护、USB保护和RJ-45接口等介绍了一些典型应用。 　　随着移动产品、打印机、PC，DVD、机顶盒（STB）等产品的迅速发展，消费者正要求越来越先进的性能。半导体组件日益趋向小型化、高密度和功能复杂化，特别是像时尚消费电子和便携式产品

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：458kb
    • 提供者：weixin_38545768

  1. 接口/总线/驱动中的ESD原理及典型接口选型应用

  2. ESD保护对高密度、小型化和具有复杂功能的电子设备而言具有重要意义。本文探讨了采用TVS二极管防止ESD时，最小击穿电压和击穿电流、最大反向漏电流和额定反向关断电压等参数对电路的影响及选择准则，并针对便携消费电子设备、机顶盒、以及个人电脑中的视频线路保护、USB保护和RJ-45接口等介绍了一些典型应用。     随着移动产品、打印机、PC，DVD、机顶盒(STB)等产品的迅速发展，消费者正要求越来越先进的性能。半导体组件日益趋向小型化、高密度和功能复杂化，特别是像时尚消费电子和便携式产品等对主

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：443kb
    • 提供者：weixin_38680340

  1. 基于深亚微米的低成本高可靠BOD电路

  2. 经常在MCU等应用系统中遇到系统电源电压出现欠压或意外掉电的情况，导致MCU的程序“跑飞”或丢失重要的数据。为了尽量避免这些情况的出现，掉电检测电路能够检测到系统供电电源异常，以提高系统的抗干扰能力和稳定性。提出一种基于180 nm工艺设计的掉电检测电路，具有结构简单、工作稳定可靠、版图面积小的优点，可集成在MCU等微处理器内部，实现对系统电源电压监测，减少系统的外围器件，降低系统成本。该电路结构可以非常容易地迁移至其他工艺节点，具备良好的工艺迁移特性和应用广泛性。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：514kb
    • 提供者：weixin_38663837

  1. 深亚微米SOI工艺NMOS器件瞬时剂量率效应数值模拟

  2. 为了研究深亚微米 SOI工艺NMOS器件的瞬时剂量率效应，采用TCAD工具对0.13 μm SOI工艺 H型NMOS器件进行三维建模仿真。选取γ剂量率在1×108～1×1010 (Gy(Si)/s)的7个点，模拟了H型NMOS器件开关两种状态下的漏电流及体接触端电流与γ剂量率之间的数值关系。从模拟结果可以看出，γ剂量率在小于5×109 Gy(Si)/s的辐照时对器件影响很小。表明了该结构器件具有较强的抗瞬时剂量率辐射能力，为超大规模集成电路抗瞬时剂量率加固设计提供了依据。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：317kb
    • 提供者：weixin_38685600

  1. 采用标准CMOS工艺设计RF集成电路的策略

  2. 将数字信号处理和RF电路集成可以提高系统性能，降低功耗、成本和体积。本文分析了在高频设计中，深亚微米CMOS技术的发展趋势、局限性以及存在的问题，并讨论完全集成的低相位噪声PLL电路的设计和发展趋势，以及完全集成的上变频器的设计技术。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：213kb
    • 提供者：weixin_38720390

  1. 基于CMOS工艺的RF集成电路设计

  2. 近年来，有关将CMOS工艺在射频（RF）技术中应用的可能性的研究大量增多。深亚微米技术允许CMOS电路的工作频率超过1GHz，这无疑推动了集成CMOS射频电路的发展。目前，几个研究组已利用标准的CMOS工艺开发出高性能的下变频器、低相位噪声压控振荡器（VCO）和双模数预分频器。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：196kb
    • 提供者：weixin_38706045

  1. 开放核协议—IP核在SoC设计中的接口技术

  2. 随着半导体技术的发展,深亚微米工艺加工技术允许开发上百万门级的单芯片，已能够将系统级设计集成到单个芯片中即实现片上系统SoC。IP核的复用是SoC设计的关键，但困难在于缺乏IP核与系统的接口标准，因此，开发统一的IP核接口标准对提高IP核的复用意义重大。本文简单介绍IP核概念，然后从接口标准的角度讨论在SoC设计中提高IP核的复用度，从而简化系统设计和验证的方法，主要讨论OCP(开放核协议)。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：121kb
    • 提供者：weixin_38500090

  1. 通信与网络中的针对集成电路芯片的物理设计难点提出解决方案

  2. 1、前言 　　集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。它不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用，同时在军事、通讯、遥控等方面也得到广泛的应用。     但随着半导体工艺的不断发展和通信技术的不断提高，以超大规模、高集成度和复杂性为特征的通信集成电路芯片物理设计，相比于普通的消费类产品芯片（如LED芯片，FLASH芯片等），在超深亚微米工艺下面临着更为严峻的挑战：一、工艺特征尺寸的不断缩小、电源电压的

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：151kb
    • 提供者：weixin_38656226

  1. 探究始于验证系统结构的Soc IP方法

  2. 前言 　  随着设计与制造技术的发展，集成电路设计从晶体管的集成发展到逻辑门的集成，现在又发展到IP的集成，即SoC设计技术。SoC可以有效地降低电子/信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式。虽然SoC一词多年前就已出现，但到底什么是SoC则有各种不同的说法。在经过了多年的争论后，专家们就SoC的定义达成了一致意见。这个定义虽然不是非常严格，但明确地表明了SoC的特征：　　实现复杂系统功能的VLSI； 采用超深亚微米工艺技术；　　使用一个

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：79kb
    • 提供者：weixin_38724154

  1. 一种低压开关电荷泵的设计

  2. 设计了一款应用于亚微米工艺的传输只读存储器的编程高压的单阈值开关电荷泵。随着亚微米和深亚微米工艺的应用，N+／PWLL结反向击穿电压和栅氧击穿电压都明显降低，用于只读存储器传送编程电压的两阈值开关电荷泵应用存在着极大的风险。单阈值开关电荷泵能实现内部高压结点只高于编程一个阈值电压，使开关电荷泵在传送高压时能安全工作。电路在TSMC 0．35μm工艺得到仿真验证。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：175kb
    • 提供者：weixin_38695452

  1. EDA/PLD中的QIC 在缩短大容量FPGA编译时间中的作用

  2. 前言 　　按照相对论的理论，时间也是可以被拉长缩短的，只不过需要巨大的能量支撑着您达到一个和光速可比拟的高速度而已。这话说着轻松，你我心里都明白，估计咱们的有生之年是看不到这样的情景的…… 　　回到可编程逻辑器件领域，随着65nm、40nm,乃至目前的28nm深亚微米工艺的采用，厂家生产出了越来越大，也越来越复杂的FPGA器件。而用户们在为FPGA不断增强的功能和不断下降的单位成本而欣喜不已的同时，也在为相关EDA软件的性能滞后所带来的开发效率相对降低而苦恼不已，尤其是对大容量FPGA芯片动

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：324kb
    • 提供者：weixin_38606466

  1. 元器件应用中的BiCMOS工艺单片集成光电接收器

  2. 由于CMOS工艺通常只提供单电压工作，不允许探测器电压高于电路工作电压，而且深亚微米的CMOS只采用低电 压工作，这就减小了探测器耗尽区宽度，影响了探测器速度。因此采用BiCMOS工艺以解决低电压对探测器速度的 影响。在BiCMOS工艺中利用N＋隐埋层集电极作为探测器阴极，P＋源/漏注入形成阳极，低掺杂外延层形成探测器 I层，这样就形成了纵向PIN结构。由于P型隔离层将PIN的N＋阴极限制在光电二极管区域，起到了隔离探测器和 CMOS器件的作用，因此可以在光电二极管的两端加上较大电压，使得耗尽区

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：81kb
    • 提供者：weixin_38529486
« 12 3 4 5 6 »