注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog实例（经典135例）

  2. 很实用的Verilog实例！ 目录：王金明：《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：127kb
    • 提供者：kevinsjtu

  1. Verilog_HDL教程

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2009-12-21
    • 文件大小：4mb
    • 提供者：yanlihui13579

  1. FIR滤波器、加法器、减法器设计verilog程序~

  2. It‘s a program about a filter and some others，If it's good for you，I will be happiness~~

  3. 所属分类：专业指导

    • 发布日期：2010-03-22
    • 文件大小：4kb
    • 提供者：zgzhaobo

  1. verilog HDL经典程序实例135例

  2. Verilog HDL程序设计教程》程序例子，带说明。【例 3.1】4 位全加器 【例 3.2】4 位计数器【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序【例 3.5】“与-或-非”门电路【例 5.1】用 case语句描述的 4 选 1 数据选择器【例 5.2】同步置数、同步清零的计数器【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值【例 5.5】用 begin-end 串行块产生信号波形【例 5.6】用 fork-join 并行块产生信号波形【

  3. 所属分类：嵌入式

    • 发布日期：2010-07-23
    • 文件大小：155kb
    • 提供者：do622

  1. 王金明：《Verilog HDL程序设计教程》135例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：嵌入式

    • 发布日期：2011-02-24
    • 文件大小：127kb
    • 提供者：zhlyz2003

  1. verilog HDL设计实例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：专业指导

    • 发布日期：2011-06-14
    • 文件大小：155kb
    • 提供者：wwe12580

  1. 基于FPGA分布式算法FIR滤波器verilog代码

  2. （本人 小论文 代码，通过验证） 本文提出一种新的FIR滤波器FPGA实现方法。讨论了分布式算法原理，并提出了基于分布式算法FIR滤波器的实现方法。通过改进型分布式算法结构减少硬件资源消耗，用流水线技术提高运算速度，采用分割查找表方法减小存储规模，并在Matlab和Modelsim仿真平台得到验证。 为了节省FPGA逻辑资源、提高系统速度，设计中引入了分布式算法实现有限脉冲响应滤波器(Finite Impulse Response, FIR)。由于FIR滤波器在实现上主要是完成乘累加MAC的功

  3. 所属分类：硬件开发

    • 发布日期：2013-05-08
    • 文件大小：6kb
    • 提供者：u010610188

  1. 基于FPGA的FIR数字滤波器的设计

  2. 在FPGA的设计中，采用了层次化、模块化的设计思想，将整个滤波器划分为多个功能模块，利用Verilog语言和原理图输入两种设计技术进行了各个功能模块的设计，并用MATLAB、QuartusII软件进行了仿真。最终完成了FIR数字滤波器的系统设计。

  3. 所属分类：专业指导

    • 发布日期：2014-06-08
    • 文件大小：1mb
    • 提供者：u010683774

  1. 滤波器设计

  2. 基于整数和小数分频的实现原理，提出了整数和小数分频器的算法和结构，采用Verilog 硬件描述语言优化设计了偶数、非50 %占空比和50 %占空比的奇数、半整数分频器，重点对任意小数分频器进行了设计优化。用Qustus Ⅱ进行了仿真,证明了其可行性。 关键词：分频器;Verilog HDL ;优化

  3. 所属分类：C++

    • 发布日期：2014-06-18
    • 文件大小：191kb
    • 提供者：baidu_16661229

  1. 《 Verilog HDL 程序设计教程》135例，源码

  2. 《 Verilog HDL 程序设计教程》135例； 。【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行

  3. 所属分类：硬件开发

    • 发布日期：2015-05-27
    • 文件大小：127kb
    • 提供者：feng1o

  1. 数字滤波器的MATLAB与FPGA实现代码

  2. 以Altera公司的FPGA器件为开发平台，采用MATLAB及Verilog语言为开发工具，详细阐述了数字滤波器技术的FPGA实现原理、结构、方法和仿真测试过程，并通过大量工程实例分析FPGA实现过程中的具体技术细节，有完整的MATLAB及Verilog实例工程代码，有利于工程技术人员学习参考。

  3. 所属分类：其它

    • 发布日期：2017-10-23
    • 文件大小：48mb
    • 提供者：winlive2013

  1. verilog HDL经典实例135例

  2. 《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并

  3. 所属分类：嵌入式

    • 发布日期：2009-04-04
    • 文件大小：155kb
    • 提供者：ljj0709

  1. 低通滤波器Verilog语言设计

  2. 使用Verilog语言设计一个低通滤波器，低通滤波器设计参数为35、51、80、113、146、175、198和210。

  3. 所属分类：硬件开发

    • 发布日期：2018-06-05
    • 文件大小：4kb
    • 提供者：qq_37058849

  1. 一种用于光盘伺服控制系统的通用滤波器的设计

  2. 介绍了一种通用FIR／IIR滤波器的设计与实现。该滤波器主要用于光盘伺服系统中，以数字化方式完成传统的PID闭环控制。文中通过对其原理和实际应用的分析，给出其最终实现方案。并用Verilog硬件描述语言完成整个滤波器的设计工作。经波形仿真和FPGA验证表明，设计成功。 关键词：FIR／IIR，Verilog，FPGA验证 1引言通常，DVD／CD盘片在高速旋转时，由于表面翘曲、不圆度或者外界干扰等因素的存在，使读数光束焦深范围（简称读数光点）对目标信迹的跟踪扫描出现误差。对此，CD、DVD机中

  3. 所属分类：其它

    • 发布日期：2020-07-12
    • 文件大小：200kb
    • 提供者：weixin_38500572

  1. 基于FPGA分布式算法FIR滤波器verilog代码

  2. （本人 小论文 代码，通过验证） 本文提出一种新的FIR滤波器FPGA实现方法。讨论了分布式算法原理，并提出了基于分布式算法FIR滤波器的实现方法。通过改进型分布式算法结构减少硬件资源消耗，用流水线技术提高运算速度，采用分割查找表方法减小存储规模，并在Matlab和Modelsim仿真平台得到验证。 为了节省FPGA逻辑资源、提高系统速度，设计中引入了分布式算法实现有限脉冲响应滤波器(Finite Impulse Response, FIR)。由于FIR滤波器在实现上

  3. 所属分类：硬件开发

    • 发布日期：2020-10-04
    • 文件大小：6kb
    • 提供者：andy817425

  1. DSP中的基于Verilog HDL滤波器的设计

  2. 现代计算机和通信系统中广泛采用数字信号处理的技术和方法，其基本思路是先把信号用一系列的数字来表示，然后对这些数字信号进行各种快速的数学运算。其目的是多种多样的，有的是为了加密，有的是为了去掉噪声等无关的信息，称为滤波；有时也把某些种类的数字信号处理运算成为变换，如离散的傅里叶变换，小波变换等。VerilogHDL是目前应用最广泛的一种硬件描述语言，用于数字电子系统的设计。可用它进行各种级别的逻辑设计，并进行数字逻辑系统的仿真验证，时序分析，逻辑综合。小波滤波器的设计属于复杂算法的电路设计，因此利

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：365kb
    • 提供者：weixin_38607195

  1. 基于FPGA的无线传感网络信道波形整形滤波器

  2. 针对模拟滤波器设计灵活性差且不能很好地支持数据通信的并行和速度等问题，利用Altera公司CycloneII系列中的EP2C35F672C6N芯片完成了基于FPGA的WSN信道波形整形滤波器的设计。通过功能创建、计算查表法系数、建立内存数据表、Verilog-HDL编程、Quartus-II平台下进行FPGA综合、ModelSim时序仿真、DE2开发板下载调试等过程，实现了波形整形硬件平台通过USB接口与主机的通信。测试结果表明，该波形整形滤波器具有低成本、频率可扩展、即插即用等优点，使用方便。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：270kb
    • 提供者：weixin_38551070

  1. 基于Verilog HDL的小波滤波器的设计与实现

  2. 小波滤波器的设计属于复杂算法的电路设计，因此利用Veril—ogHDL对双正交小波滤波器进行建模、仿真，实现电路的自动化设计，将是一种较为理想的方法。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：477kb
    • 提供者：weixin_38681286

  1. 单片机与DSP中的基于Verilog HDL的FIR数字滤波器设计与仿真

  2. 摘要：本文主要分析了FIR数字滤波器的基本结构和硬件构成特点，简要介绍了FIR滤波器实现的方式优缺点；结合Altera公司的Stratix系列产品的特点，以一个基于MAC的8阶FIR数字滤波器的设计为例，给出了使用Verilog 硬件描述语言进行数字逻辑设计的过程和方法，并且在QuartusII的集成开发环境下编写HDL代码，进行综合；利用QuartusII内部的仿真器对设计做脉冲响应仿真和验证       关键词：CPLD/FPGA  Verilog HDL  FIR  仿真      

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：193kb
    • 提供者：weixin_38752074

  1. 全并行FIR滤波器的FPGA实现与优化

  2. FIR数字滤波器的实现方法很多，而现代数字通信对实时性的需求决定其需要很高的数据吞吐率和处理速度。文章探求高速全并行FIR的FPGA实现方法，并以8输入15阶FIR滤波器为示例，在直接型FIR的基础上改进得到全并行FIR结构，采用Verilog硬件描述语言完成设计，仿真结果与MATLAB软件测试结果一致。在此基础上，提出两种改进措施，并进行综合、布局布线，对比所占资源，结果分布式FIR为硬件实现的最佳选择。

  3. 所属分类：其它

« 12 »