注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 半导体技术的飞速发展推动 SoC s设计进入到片上网络时代 。针对片上网络设计所

  2. 半导体技术的飞速发展推动 SoC s设计进入到片上网络时代 。针对片上网络设计所 面临的挑战性难题 ,提出了一种新的基于组件的分层设计方法 。该方法遵循垂直的设计流程 ,为组 件复用以及可靠的网内互连提供了良好的支持 。其中详细讨论了片上网络从下到上各个层次设计 所面临的问题 ,并提出了相应的解决策略 。最后 ,简单阐述了片上网络有待研究和解决的问题 。

  3. 所属分类：网络基础

    • 发布日期：2009-10-19
    • 文件大小：209kb
    • 提供者：sxxaczh

  1. 片上网络NoC的通信研究

  2. 片上网络NoC的通信研究，片上网络的开发文档

  3. 所属分类：网络基础

    • 发布日期：2010-12-19
    • 文件大小：2mb
    • 提供者：zhaoqi001

  1. 片上网络的发展趋势pdf下载

  2. 目前集成电路设计方法学的主要目标已经从如何减少芯片面积转变到如何提高设计效 率。片上互连作为基于平台的SoC (片上系统)设计方法学的核心部件越来越受到重视。回顾了PC 架构总线的发展历史,认为串行、分层和采用数据协议是此类计算机系统互连发展的方向;分析了现 有的两种具有代表性的片上总线,认为简单、灵活、低功耗是片上互连的特点,指出现有片上总线在全 局同步时钟、数据吞吐量等方面的问题。最后介绍了片上网络提出的背景、现有成果及发展方向

  3. 所属分类：嵌入式

    • 发布日期：2011-06-04
    • 文件大小：342kb
    • 提供者：qsqchaoyue

  1. 片上网络的一点资料pdf（为什么要大于10个字符）

  2. 对片上网络的发展趋势进行了探讨，总结了它的技术特点，并着重分析了片上网络的体系结构。片上网络将继片上系统之后引发 微电子领域的又一次革命。

  3. 所属分类：嵌入式

    • 发布日期：2011-06-04
    • 文件大小：215kb
    • 提供者：qsqchaoyue

  1. 一种片上网络虚通道路由节点仿真模型

  2. 一种片上网络虚通道路由节点仿真模型，本人学习计算机网络性能评价的一般参考文献，用于知识面扩展。

  3. 所属分类：网络基础

    • 发布日期：2012-09-25
    • 文件大小：307kb
    • 提供者：yongzheshicheng

  1. 对片上网络低功耗的分析

  2. 片上系统（SoC） 发展到片上网络（NoC） , 能量消耗逐渐成为芯片设计的首要限制因素。通过建立CMOS 电路和网络通讯2 个层面不同的功耗模型， 从集成电路不同的设计层次、片上网络通讯功耗以及NoC 映射问题等方面进行NoC 的低功耗设计， 综合分析NoC 的低功耗设计方法。

  3. 所属分类：其它

    • 发布日期：2020-07-28
    • 文件大小：90kb
    • 提供者：weixin_38643212

  1. 基于FPGA的多时钟片上网络设计

  2. 本文介绍了一个基于FPGA 的高效率多时钟的虚拟直通路由器，通过优化中央仲裁器和交叉点矩阵，以争取较小面积和更高的性能。同时，扩展路由器运作在独立频率的多时钟NoC 架构中，并在一个3×3Mesh 的架构下实验，分析其性能特点，比较得出多时钟片上网络具有更高的性能。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：127kb
    • 提供者：weixin_38589812

  1. 片上网络低功耗的分析

  2. 片上系统（SoC） 发展到片上网络（NoC） , 能量消耗逐渐成为芯片设计的首要限制因素。通过建立CMOS 电路和网络通讯2 个层面不同的功耗模型， 从集成电路不同的设计层次、片上网络通讯功耗以及NoC 映射问题等方面进行NoC 的低功耗设计， 综合分析NoC 的低功耗设计方法。

  3. 所属分类：其它

    • 发布日期：2020-08-19
    • 文件大小：300kb
    • 提供者：weixin_38570145

  1. 低开销片上网络容错传输机制

  2. 随着工艺的不断进步，片上网络可靠性问题越发严峻。为了平衡性能和功耗，研究者们提出了许多针对链路比特错误的传输机制，提出了一种基于纠错编码和重传方案的传输机制，在此机制中，路由器只提供对包头进行检验的检错器，并重用网络接口中的译码器对整个数据包进行纠错。通过使用轻量级的检错电路减少了硬件和功耗开销，并且保证时延开销与端到端和点到点的纠错方案相同。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：271kb
    • 提供者：weixin_38536576

  1. 面向片上网络路由器FIFO故障的实时容错设计

  2. 为满足对片上网络路由器FIFO故障的实时容忍需求，设计了一种可实时检测路由器FIFO故障并对故障容忍的方法。首先建立了路由器FIFO的功能模型及故障模型，在此基础上利用测试地址在线生成法，提出了一种针对于片上网络路由器FIFO的故障实时检测算法，并提出利用FIFO重定向机制容忍FIFO故障。实验结果表明，对测试电路参数进行合理地设置，可将测试电路对路由器性能影响降到很小范围，且在故障条件下，吞吐率和延时得到较好的改善。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：388kb
    • 提供者：weixin_38750406

  1. 片上网络低功耗分析

  2. 片上系统（SoC）发展到片上网络（NoC）,能量消耗逐渐成为芯片设计的首要限制因素。通过建立CMOS电路和网络通讯2个层面不同的功耗模型，从集成电路不同的设计层次、片上网络通讯功耗以及NoC映射问题等方面进行NoC的低功耗设计，综合分析NoC的低功耗设计方法。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：194kb
    • 提供者：weixin_38728183

  1. 基于程序访存行为的片上网络能耗优化方法

  2. 片上网络作为未来多核处理器片上互连的发展趋势，其能耗优化问题越来越受到重视。动态电压频率调节是一种有效的运行时能耗管理手段，近年来已被许多研究者用在片上网络的能耗优化上。针对目前主流的分布式控制方案存在软硬件代价高的缺点，提出了一种全局控制的能耗优化方法，通过监控程序的关键性访存信息来动态调整片上网络的电压和频率。仿真结果表明，在允许性能损失5%的限制下，该方法可以实现约45%的能耗节省

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：468kb
    • 提供者：weixin_38674124

  1. 片上网络故障模型及容错设计方法合理性分析

  2. 结合片上网络的硬件实现结构和先进工艺集成电路物理效应对片上网络存在的故障行为进行分析。进而对现的多种故障模型合理性进行了深入探讨，指出了其存在的缺陷及问题。在此基础上从故障产生的成因出发，对面向片上的容错多种设计方法进行了检讨和反思。通过本文的分析可以看出，需要在结合其自身硬件结构的基础上深入分析物理效应所引起的故障行为，才能有针对性的设计出真正高效、可靠的片上网络。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：258kb
    • 提供者：weixin_38655987

  1. 基于FPGA 的多时钟片上网络设计

  2. 随着技术的发展和进步，基于FPGA 的片上网络研究成为相关领域研究热点。大多数基于FPGA 的片上网络设计都是在单一时钟下进行， 整个网络的性能将会因统一时钟的限制而 降低。介绍基于Xilinx 公司的Virtex-4 平台下的一个多时钟片上网络的设计，以及比较片上网络在单一时钟和多时钟下的性能。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：165kb
    • 提供者：weixin_38729438

  1. 基于FPGA的多时钟片上网络设计

  2. 在FPGA上设计一个高性能、灵活的、面积小的通信体系结构是一项巨大的挑战。大多数基于FPGA的片上网络都是运行在一个单一时钟下。随着FPGA技术的发展，Xilinx公司推出了Virtex-4平台。该平台支持同一时间内32个时钟运行[1]，也就是说每个片上网络的内核可以在一个独立的时钟下运行， 从而使每个路由器和IP核都运行在最佳频率上。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：125kb
    • 提供者：weixin_38720322

  1. EDA/PLD中的基于FPGA 的多时钟片上网络设计

  2. 在FPGA 上设计一个高性能、灵活的、面积小的通信体系结构是一项巨大的挑战。大多数基于FPGA 的片上网络都是运行在一个单一时钟下。随着FPGA 技术的发展，Xilinx 公司推出了Virtex-4 平台。该平台支持同一时间内32 个时钟运行，也就是说每个片上网络的内核可以在一个独立的时钟下运行， 从而使每个路由器和IP 核都运行在最佳频率上。因此适用于设计多时钟片上网络，实现高性能分组交换片上网络。 　　1 多时钟片上网络架构的分析 　　片上网络结构包含了拓扑结构、流量控制、路由、缓冲以及

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：151kb
    • 提供者：weixin_38589150

  1. 嵌入式系统/ARM技术中的片上网络低功耗分析

  2. 摘要： 片上系统（SoC） 发展到片上网络（NoC） , 能量消耗逐渐成为芯片设计的首要限制因素。通过建立CMOS 电路和网络通讯2 个层面不同的功耗模型， 从集成电路不同的设计层次、片上网络通讯功耗以及NoC 映射问题等方面进行NoC 的低功耗设计， 综合分析NoC 的低功耗设计方法。 　　片上网络（NoC） 是片上系统（SoC） 发展的新阶段， 在国际上的研究起步不久。NoC 概念在2000 年第一次被提出， 经过10 年的快速发展， 技术已经很成熟。过去， 集成电路的设计者主要关注延时、

  3. 所属分类：其它

    • 发布日期：2020-11-02
    • 文件大小：276kb
    • 提供者：weixin_38740328

  1. 一种用于片上网络的交换开关结构

  2. 摘要：半导体技术的飞速发展推动了片上系统设计进入到片上网络阶段。为了进一步研究其结构及不同工艺对其的影响，文章分析了片上网络对于片上系统的优越性，并针对其重要组成部分——交换开关提出了一种×pipes 交换开关结构，通过将该结构在65 纳米和90 纳米库中进行分别进行综合分析，从而得出采用65 纳米技术具有很大优势。 　　1 引言 　　在过去的 50 年中，集成电路制造工艺以每年58%的增长率持续发展着。进入21 世纪后，90 纳米和65 纳米工艺相继投产，标志着纳米时代的开始。在未来的5~

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：195kb
    • 提供者：weixin_38654382

  1. 嵌入式系统/ARM技术中的片上网络取代片上总线

  2. 法国高新企业Arteris公司日前公布了一种可取代传统片上总线系统的新型解决方案，即可适应当今许多复杂单片系统(SoC) 设计所采用的多个异步时钟的片上网络 (NOC)系统。     NOC解决方案为片上通信提供了一种全新的联网手段，据称其性能大约为传统总线系统的三倍。SoC解决方案可与专用片上总线架构及商用片上总线——如ARM公司的AMBA（高级微控制器总线架构）及Sonic公司的 SiliconBackplane等相媲美。      Arteris公司营销副总裁Philippe Ma

  3. 所属分类：其它

    • 发布日期：2020-11-30
    • 文件大小：79kb
    • 提供者：weixin_38499732

  1. 通过合成具有电压频率岛的公司3-D片上网络来优化热感知能源

  2. 通过合成具有电压频率岛的公司3-D片上网络来优化热感知能源

  3. 所属分类：其它

    • 发布日期：2021-03-19
    • 文件大小：142kb
    • 提供者：weixin_38712874
« 12 3 4 5 6 7 8 9 10 ... 50 »