注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 状态机设计（翻译资料）

  2. 本课件，主要讲述了，硬件描述语言的状态机的实现方法和优化方法，并给出了状态图的生成方法。

  3. 所属分类：专业指导

    • 发布日期：2009-08-18
    • 文件大小：147kb
    • 提供者：a254591139a

  1. 有限状态机设计 帮助你理解状态机设计方法

  2. 描述状态机的设计，帮助你理解状态机设计方法。不过是基础的

  3. 所属分类：专业指导

    • 发布日期：2009-12-15
    • 文件大小：285kb
    • 提供者：hjj3547110

  1. 基于Verilog_HDL的高效状态机设计

  2. 基于Verilog_HDL的高效状态机设计，描述了有限状态机设计的几种设计方法，分析了影响状态机设计时延、速度和电路综合面积问题，提出了一种高效状态机设计方法

  3. 所属分类：硬件开发

    • 发布日期：2011-04-22
    • 文件大小：213kb
    • 提供者：Qqichang

  1. 状态机合于复杂时序电路设计

  2. 很好用的状态机，第六章的，里面都说明白了状态机怎么用，有几种状态机，很好很好，6.1 有限状态机设计初步设计一个信号发生器，要求能够循环产生00011010这样的信号。有限状态机（FSM：Finite State Machine）是一种时序电路的设计方法，用来对真实电路的控制过程进行建模。适合于复杂时序电路设计，产生复杂控制信号。

  3. 所属分类：嵌入式

    • 发布日期：2011-06-08
    • 文件大小：977kb
    • 提供者：linshanchu

  1. VHDL状态机设计方法

  2. 1.状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点； 2．由于状态机的结构相对简单，设计方案相对固定； 3.状态机容易构成性能良好的同步时序逻辑模块；

  3. 所属分类：嵌入式

    • 发布日期：2011-11-10
    • 文件大小：342kb
    • 提供者：op2121221

  1. 状态机设计

  2. 现代数字系统的设计一般都采用自顶向下的模块化设计方法。即从整个系统的功能出发，将系统分割成若干功能模块。在自顶向下划分的过程中，最重要的是将系统或子系统按计算机组成结构那样划分成控制器和若干个受控制的功能模块。受控部分通常是设计者们所熟悉的各种功能电路，设计较为容易。主要任务是设计控制器，而其控制功能可以用有限状态机来实现。因而有必要深入探讨有限状态机的设计方法。 1 状态机设计的一般方法

  3. 所属分类：数据库

    • 发布日期：2011-11-23
    • 文件大小：93kb
    • 提供者：mgd19880919

  1. 嵌入式系统中关于状态机设计经验

  2. 在使用iTRON类OS的嵌入式系统中，除了驱动程序以外，大多数模块也就是中间件和应用程序是以任务（TASK）的形式设计的。而iTRON类OS大多采用C语言实现，于是用状态机的方式实现功能模块成为了主要的设计方法。 至于说面向对象，只要是稍微严谨一点的嵌入式系统，设计上要求程序完全覆盖所有的可能情况。程序不可能在紧急情况下抛出异常等待调试。同时由于对硬件和其它应用模块的往往具有严重的耦合性，代码的重用和扩展也不是那么随心所欲。当然还有基于语言的执行速度之类的考虑。这种情况下C语言往往取代大多数现

  3. 所属分类：C

    • 发布日期：2012-11-09
    • 文件大小：38kb
    • 提供者：cau_wangbo

  1. 基于Verilog 的有限状态机设计与优化

  2. 对verilog有限状态机进行了论述，能够有效理解状态机的原理和设计方法，给出了几种状态机的设计方法，值得学习。

  3. 所属分类：硬件开发

    • 发布日期：2013-08-09
    • 文件大小：210kb
    • 提供者：derek_lee0302

  1. 如何写好状态机

  2. C状态机设计及FPGA状态机设计思想和方法论述

  3. 所属分类：其它

    • 发布日期：2013-10-14
    • 文件大小：5mb
    • 提供者：u010871900

  1. 基于FPGA中状态机的逻辑等价性验证方法

  2. FPGA的状态机设计，，， 很不错的资料 很不错的资料！！！

  3. 所属分类：硬件开发

    • 发布日期：2017-12-25
    • 文件大小：211kb
    • 提供者：qq_28240083

  1. VHDL语言学习课件共十二章

  2. 基本语法 状态机设计方法 等等 实例，共12章，介绍很详细。 如：第 6 章 VHDL 语言的并行描述语句 本章主要内容：

  3. 所属分类：专业指导

    • 发布日期：2009-01-03
    • 文件大小：1mb
    • 提供者：chengzengju

  1. 用VHDL设计有限状态机的方法

  2. 以离心机定时顺序控制器的设计为例,阐述了用VHDL设计有限状态机的方法,讨论了如何消除状态机输出信号的“毛刺”。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：86kb
    • 提供者：weixin_38663701

  1. 高速环境下的状态机设计策略

  2. 通过减少寄存器间的逻辑延时来提高工作频率，或通过流水线设计来优化数据处理时的数据通路来满足高速环境下FPGA或CPLD中的状态机设计要求。本文给出了采用这些技术的高速环境状态机设计的规范及分析方法和优化方法，并给出了相应的示例。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：110kb
    • 提供者：weixin_38500734

  1. 高速状态下使用CPLD实现状态机的办法

  2. 本文给出了采用这些技术的高速环境状态机设计的规范及分析方法和优化方法，并给出了相应的示例。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：138kb
    • 提供者：weixin_38556205

  1. 在FPGA中实现状态机的方法

  2. 状态机往往是FPGA开发的主力。选择合适的架构和实现方法将确保您获得一款最佳解决方案FPGA常常用于执行基于序列和控制的行动，比如实现一个简单的通信协议。对于设计人员来说，满足这些行动和序列

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：130kb
    • 提供者：weixin_38650629

  1. 基于有限状态机的自动门控系统软件设计

  2. 采用有限状态机的方法设计了一种自动门控制系统软件，可实现自动门的可靠开闭和精确检测。本文介绍了自动门控系统控制及检测要求，给出了有限状态机的基本原理，建立了基于有限状态机的程序设计模型，给出软件设计的部分关键代码。单步调试及装车实测证明：有限状态机模型有助于规范化解决控制系统软件设计问题。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：226kb
    • 提供者：weixin_38560768

  1. C语言中的状态机设计深入讲解

  2. 前言 本文不是关于软件状态机的最佳设计分解实践的教程。我将重点关注状态机代码和简单的示例，这些示例具有足够的复杂性，以便于理解特性和用法。 背景 大多数程序员常用的设计技术是有限状态机(FSM)。设计人员使用此编程结构将复杂的问题分解为可管理的状态和状态转换。有无数种实现状态机的方法。 A switch语句提供了状态机最容易实现和最常见的版本之一。在这里，每个案例在switch语句成为一个状态，实现如下所示： switch (currentState) { case ST_IDLE: //

  3. 所属分类：其它

    • 发布日期：2020-12-16
    • 文件大小：153kb
    • 提供者：weixin_38573171

  1. 用VHDL设计有限状态机的方法

  2. 火龙果软件工程技术中心  摘要：以离心机定时顺序控制器的设计为例，阐述了用VHDL设计有限状态机的方法，讨论了如何消除状态机输出信号的“毛刺”。关键词：VHDL状态机EDA离心机毛刺   现代数字系统的设计一般都采用自顶向下的模块化设计方法。即从整个系统的功能出发，将系统分割成若干功能模块。在自顶向下划分的过程中，最重要垢是将系统或子系统按计算机组成结构那样划分成控制器和若干个受控制的功能模块。受控部分通常是设计者们所熟悉的各种功能的电路，设计较为容易。主要任务是设计控制器，而其控制功能可以用限

  3. 所属分类：其它

    • 发布日期：2021-03-03
    • 文件大小：184kb
    • 提供者：weixin_38543749

  1. 用VHDL设计有限状态机的方法

  2. 火龙果软件工程技术中心  摘要：以离心机定时顺序控制器的设计为例，阐述了用VHDL设计有限状态机的方法，讨论了如何消除状态机输出信号的“毛刺”。关键词：VHDL状态机EDA离心机毛刺   现代数字系统的设计一般都采用自顶向下的模块化设计方法。即从整个系统的功能出发，将系统分割成若干功能模块。在自顶向下划分的过程中，最重要垢是将系统或子系统按计算机组成结构那样划分成控制器和若干个受控制的功能模块。受控部分通常是设计者们所熟悉的各种功能的电路，设计较为容易。主要任务是设计控制器，而其控制功能可以用限

  3. 所属分类：其它

    • 发布日期：2021-02-04
    • 文件大小：184kb
    • 提供者：weixin_38519619

  1. 有限状态机（FSM）的设计与实现

  2. 有限状态机（FSM）是表示有限个状态及在这些状态之间的转移和动作等行为的数学模型，在计算机领域有着广泛的应用。通常FSM包含几个要素：状态的管理、状态的监控、状态的触发、状态触发后引发的动作。本文主要阐述一下状态机的几种设计方法。1：switchcase/ifelse设计方法这种设计方法最简单，通过一大堆判断来处理，适合小规模的状态切换流程，但如果规模扩大难以扩展和维护。2：基于表结构的状态机设计方法：建立相应的状态表和动作查询表，根据状态表、事件、动作表定位相应的动作处理函数，执行完成后再进行

  3. 所属分类：其它

    • 发布日期：2021-01-30
    • 文件大小：62kb
    • 提供者：weixin_38725119
« 12 3 4 5 6 7 8 9 10 ... 48 »