意法半导体公布了该公司的45nm (0.045微米) CMOS设计平台，在这个平台上，客户可以为低功耗的无线和便携通信应用设备开发下一代系统芯片(SoC)产品。 　　与采用65nm技术的设计相比，ST的低功耗创新工艺结合多个阈值晶体管，将芯片面积缩减一半。同时，新工艺将处理速度提高了20%，在正常工作模式下，泄漏电流降低二分之一，在保持模式下，泄漏电流降低到几分之一。后一项将给便携产品的设计人员带来巨大的好处，因为电池电量的使用时间是便携产品设计需要考虑的一个重要的因素。 　　ST在完成一