注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 一种低功耗射频CMOS电荷泵锁相环的设计

  2. 一种低功耗射频CMOS电荷泵锁相环的设计。。。。。。。。。。。。。。。。。

  3. 所属分类：硬件开发

    • 发布日期：2010-11-19
    • 文件大小：567kb
    • 提供者：wawa1101

  1. 0.6umCMOS工艺622MH_z电荷泵锁相环的设计

  2. 0.6umCMOS工艺622MH_z电荷泵锁相环的设计

  3. 所属分类：电信

    • 发布日期：2011-06-12
    • 文件大小：2mb
    • 提供者：approve

  1. 基于电感电容振荡器的电荷泵锁相环的设计pdf

  2. 《 基于电感电容振荡器的电荷泵锁相环的设计》介绍了先关知识。一篇pdf格式的论文。

  3. 所属分类：电信

    • 发布日期：2012-11-07
    • 文件大小：2mb
    • 提供者：w317658269

  1. 电荷泵锁相环的压控振荡器设计

  2. 电荷泵锁相环的压控振荡器设计-----还可以

  3. 所属分类：专业指导

    • 发布日期：2011-08-18
    • 文件大小：2mb
    • 提供者：ctltabc

  1. 电荷泵锁相环的事件驱动建模与仿真

  2. 本文主要在事件驱动思想的基础上提出了对电荷泵锁相环锁定时间进行快速仿真的方法，并且用Matlab语言实现了模型。

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：73kb
    • 提供者：weixin_38524851

  1. 一种基于CMOS工艺的电荷泵锁相环芯片的设计

  2. 本文介绍了一种基于CMOS工艺的电荷泵锁相环芯片的设计

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：76kb
    • 提供者：weixin_38556541

  1. 三阶电荷泵锁相环系统级设计与仿真验证

  2. 本文采用锁相环开环传输函数波特图对三阶电荷泵锁相环进行了系统级设计,并且对相位裕度与建立时间,稳定性与环路带宽这两对矛盾进行了权衡。然后在SIMULINK中建立了包含电荷泵锁相环离散时间特性和非线性本质的行为模型,并进行了仿真验证。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：63kb
    • 提供者：weixin_38581992

  1. 改进型的CMOS电荷泵锁相环电路

  2. 本文设计了一种高性能CMOS电荷泵锁相环电路，通过对传统电荷泵电路的改进，提高了充放电电流的匹配性，有效抑制了锁相环输出的相位偏差，提高了环路的稳定性。

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：713kb
    • 提供者：weixin_38682279

  1. 一种低噪声亚采样锁相环的设计

  2. 介绍了一种2.4 GHz的低噪声亚采样锁相环。环路锁定是利用亚采样鉴相器对压控振荡器的输出进行采样。不同于传统电荷泵锁相环，由于在锁定状态下没有分频器的作用，由鉴相器和电荷泵所产生的带内噪声不会被放大N2 倍，从而会使锁相环的带内噪声极大程度地减小。在输出电压摆幅相同的情况下，压控振荡器采用NMOSPMOS互补结构降低了锁相环的功耗。锁相环的设计在TSMC 180 nm CMOS工艺下完成，在1.8 V的供电电压下，锁相环功耗为7.2 mW。在偏移载波频率200 kHz处，环路的带内噪声为-1

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：641kb
    • 提供者：weixin_38678773

  1. 电荷泵锁相环的数字锁定检测电路应用分析

  2. 电荷泵锁相环的锁定指示电路设计，常用的方法是在PFD 电路中通过检测经分频后的参考输入和本振反馈信号的相位误差来实现，当相位误差超过某个锁定检测窗口时，锁相环电路就上报失锁告警。由于数字锁定指示电路设计简单，易于被监控而被广泛应用。在实际的锁相环电路设计中，往往由于电路参数选择不合理，尽管锁相环处于正常的锁定状态，但由于PFD 的相位误差超过锁定检测窗口而导致数字锁定指示电路显示失锁。因此，必须需要根据特定锁相环配置和外围电路选择合适的检测窗口，或者根据检测窗口要求设计合适的锁相环环路参数和外围

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：154kb
    • 提供者：weixin_38580959

  1. 滤波器中的基于电荷泵锁相环的有源环路滤波器的结构设计

  2. 导读：本文在论述了电荷泵锁相环基本原理的基础上，对有源环路滤波器的结构以及滤波器对锁相环性能的影响进行了分析，推导出有源环路滤波器参数的设计方法。 　　电荷泵结构的锁相环（CPLL）具有易于集成、低功耗、无相差锁定、低抖动等优点，因而得到广泛应用。环路滤波器（LPF）是电荷泵锁相环电路的重要部分，其决定了锁相环的基本频率特性。由于有源器件会引入的相位噪声，因此一般情况下采用无源滤波器作为环路滤波器。但是对宽带高压VCO调谐时，须采用有源环路滤波器以提供较高的输出电压。通常有源环路滤波器常选择二

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：326kb
    • 提供者：weixin_38650951

  1. 模拟技术中的改进型CMOS电荷泵锁相环电路的应用设计

  2. 导读：本文首先介绍了锁相环系统的工作原理，其次重点分析了传统电荷泵电路存在的一些不理想因素，并在此基础上，提出了一种改进型的电荷泵电路，减小了锁相环的相位误差。此外，通过设计倍频控制模块，扩大了锁相环的锁频范围。 　　本文设计了一种宽频率范围的CMOS锁相环（PLL）电路，通过提高电荷泵电路的电流镜镜像精度和增加开关噪声抵消电路，有效地改善了传统电路中由于电流失配、电荷共享、时钟馈通等导致的相位偏差问题。 　　设计了一种倍频控制单元，通过编程锁频倍数和压控振荡器延迟单元的跨导，有效扩展了锁相

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：315kb
    • 提供者：weixin_38673909

  1. 模拟技术中的改进型的CMOS电荷泵锁相环电路

  2. 导读：本文设计了一种高性能CMOS电荷泵锁相环电路，通过对传统电荷泵电路的改进，提高了充放电电流的匹配性，有效抑制了锁相环输出的相位偏差，提高了环路的稳定性。 　　锁相环（phase-locked loop,PLL）是一个闭环负反馈系统，能够准确地产生一系列与参考频率同相位的频率信号，是现代通信及电子领域中必不可少的系统之一，通常被用于频率合成、同步信号产生、时钟恢复以及时钟产生等。电荷泵锁相环（charge pump phase-locked loop,CPPLL）因其自身所具有的开环增益大

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：316kb
    • 提供者：weixin_38599231

  1. 超高频RFID阅读器电荷泵锁相环设计

  2. 设计了一款应用于超高频RFID阅读器的整数型电荷泵锁相环。在SMIC工艺下进行设计，采用Cadence进行了后仿真和版图绘制。仿真得到系统中心频率为966 MHz，输出信号幅度为1.4 V，系统相位裕度为49.8°，建立时间为2 μs，功耗为12 mW，芯片面积为880 μm×750 μm。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：277kb
    • 提供者：weixin_38664159

  1. 电源技术中的一个改进型CMOS电荷泵锁相环的设计

  2. 摘要：本文针对传统电荷泵电路的非理想效应,对CMOS锁相环中的电荷泵电路进行了改进,设计了一种采用电流控制技术的新型pump-up电荷泵。采用标准chartered 0.35um/3.3V 模型,通过Cadence Spectre 仿真,仿真结果显示,该锁相环有效地抑制了电荷共享和电流失配非理想特性的影响,消除了锁相环输出抖动,可稳定输出13.56MHz时钟信号,稳定时间小于11.2 us,功耗小于18mW。 　　1 引言 　　锁相环是模拟及数模混合电路中的一个重要模块，在各种锁相环结构中，

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：195kb
    • 提供者：weixin_38735541

  1. 模拟技术中的三阶电荷泵锁相环系统级设计与仿真验证

  2. 摘   要：本文采用锁相环开环传输函数波特图对三阶电荷泵锁相环进行了系统级设计，并且对相位裕度与建立时间，稳定性与环路带宽这两对矛盾进行了权衡。然后在SIMULINK中建立了包含电荷泵锁相环离散时间特性和非线性本质的行为模型，并进行了仿真验证。 关键词：电荷泵锁相环； 时钟合成器；  波特图；  行为模型 引言    锁相环是现代通信系统中的关键模块，通常集成在系统芯片上，其主要应用领域为：数据通信中的时钟与数据恢复、无线通信中的频率合成器、微处理器中的时钟合成与同步等。电荷泵锁相环是当

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：145kb
    • 提供者：weixin_38627521

  1. 电荷泵锁相环系统级功耗估计

  2. 电荷泵锁相环系统级功耗估计

  3. 所属分类：其它

  1. 基于Simulink行为仿真的4GHz CMOS电荷泵锁相环设计

  2. 基于Simulink行为仿真的4GHz CMOS电荷泵锁相环设计

  3. 所属分类：其它

  1. 改进型的CMOS电荷泵锁相环电路

  2. 导读：本文设计了一种高性能CMOS电荷泵锁相环电路，通过对传统电荷泵电路的改进，提高了充放电电流的匹配性，有效抑制了锁相环输出的相位偏差，提高了环路的稳定性。 　　锁相环（phase-locked loop,PLL）是一个闭环负反馈系统，能够准确地产生一系列与参考频率同相位的频率信号，是现代通信及电子领域中必不可少的系统之一，通常被用于频率合成、同步信号产生、时钟恢复以及时钟产生等。电荷泵锁相环（charge pump phase-locked loop,CPPLL）因其自身所具有的开环增益大

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：714kb
    • 提供者：weixin_38687928

  1. 改进型CMOS电荷泵锁相环电路的应用设计

  2. 导读：本文首先介绍了锁相环系统的工作原理，其次重点分析了传统电荷泵电路存在的一些不理想因素，并在此基础上，提出了一种改进型的电荷泵电路，减小了锁相环的相位误差。此外，通过设计倍频控制模块，扩大了锁相环的锁频范围。 　　本文设计了一种宽频率范围的CMOS锁相环（PLL）电路，通过提高电荷泵电路的电流镜镜像精度和增加开关噪声抵消电路，有效地改善了传统电路中由于电流失配、电荷共享、时钟馈通等导致的相位偏差问题。 　　设计了一种倍频控制单元，通过编程锁频倍数和压控振荡器延迟单元的跨导，有效扩展了锁相

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：710kb
    • 提供者：weixin_38728555
« 12 3 »