注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 4位二进制数乘法器的FPGA实现

  2. 乘法器是数字系统中的基本逻辑器件，在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。乘法器的设计方法很多，和加法器一样它可以认为是一个组合电路。本实验借助于FPGA设计一个通用的4位乘法器，开发软件为Xilinx的ISE10。还需要安装第三方仿真软件，如ModelSim等，选用芯为Spartan2。通过对乘法器的设计明白FPGA开发的优越性和整个FPGA的开发流程。

  3. 所属分类：硬件开发

    • 发布日期：2009-05-17
    • 文件大小：2mb
    • 提供者：tangyunduan

  1. DSP接口电路设计与编程

  2. 内容简介 本书以ADSP2106x、ADSP2116x系列高性能浮点DSP为主，介绍了以数字信号处理器(DSP)为核心的实时数字信号处理的系统设计，详细论述了DSP与多种外围接口电路的设计方法，包括各种存储器、模数和数模转换电路、异步串行接口、地址/数据复用总线、扩展I/O、CPCI总线，以及相关的软件编程和调试方法，还介绍了高速数字电路、数模混合电路的印制板设计方法。 本书面向通信、雷达和电子工程类领域的科研和工程设计人员以及相关专业的研究生和高年级本科生。 目录 第1章 DSP的结构和功能

  3. 所属分类：硬件开发

    • 发布日期：2009-09-26
    • 文件大小：10mb
    • 提供者：menglimin

  1. 计算机考试经典英文词汇荟萃.doc

  2. 计算机考试经典英文词汇荟萃.doc 例如:access arm 磁头臂,存取臂 access time 存取时间 access 访问、存取、通路、进入 adder 加法器 address 地址 adjacency list method 邻接表表示法 adjacency matrix method 邻接矩阵表示法 algorithm 算法 alphanumeric 字母数字的 ...

  3. 所属分类：Access

    • 发布日期：2010-06-10
    • 文件大小：81kb
    • 提供者：panda162

  1. multisim12清华大学本科教育所用的例子

  2. 本人亲测，都可以用。自己也是学电子的，所以好的资料就分享出来，希望对你有用。 主要包括： 模拟部分： MD1 1-1 二极管加正向电压 1-2 二极管加反向电压 1-3 IV法测二极管伏安特性 1-4 用万用表检测二极管 1-5 例1.2.1电路 1-6 直流和交流电源同时作用于二极管 1-7 半波整流电路 1-8 全波整流电路 1-9 单向限幅电路 1-10 双向限幅电路 1-11 底部钳位电路 1-12 顶部钳位电路 1-13 振幅解调电路 1-14 振幅调制电路 1-15 稳压二极管稳压

  3. 所属分类：硬件开发

    • 发布日期：2013-03-29
    • 文件大小：38mb
    • 提供者：xmlizzy

  1. 基于FPGA的矩阵加法器

  2. 该代码是基于FPGA的矩阵加法器的代码，用VHDL编写，可以很方便的进行修改成任意矩阵加法，移植性好

  3. 所属分类：嵌入式

    • 发布日期：2015-06-23
    • 文件大小：247kb
    • 提供者：qishi2014

  1. ewb multisim 仿真实例电路图全集

  2. 多年收集的ewb和multisim电子电路仿真实例文件，压缩后有50多兆。 文件列表 ├─仿真实验 │ 555.ms10 │ Circuit1.ms10 │ Circuit2.ms10 │ CLOCK.ms10 │ FileList.txt │ 实验2.ms10 │ 实验3-一阶有源低通滤电路.ms10 │ 实验3-减法运算电路.ms10 │ 实验3-反相加法运算电路.ms10 │ 实验3-反相比例运算电路.ms10 │ 实验3-反相积分运算电路.ms10 │ 实验3-微分运算电路.ms10

  3. 所属分类：专业指导

    • 发布日期：2015-10-21
    • 文件大小：53mb
    • 提供者：freedom366

  1. FPGA例程 VHDL

  2. 8位动态显示、8位优先编码器、44矩阵键盘8位动太显示、乘法器、多路选择器、二进制转BCD码、二选一、跑马灯、全加器、十二进制循环计数静态显示、十进制计数器、四输入静态显示、四选一等例子

  3. 所属分类：嵌入式

    • 发布日期：2017-02-08
    • 文件大小：2mb
    • 提供者：skyfiremax

  1. 有限域GF128,128位矩阵乘法器代码

  2. 伽罗瓦域GF(2^128)乘法器是Ghash算法(一种用于加解密系统散列算法)的核心部件，其速度与硬件开销决定着整个Ghash模块的整体性能。本文通过Arash Reyhani-Masoleh 提出的一种算法，进行分析设计，然后用Verilog编程进行仿真，最后用Synplify 进行综合。最后，通过与一些其他的乘法器实现方法相比较，可以知道，依现在的硬件来看也是很容易实现。

  3. 所属分类：嵌入式

    • 发布日期：2018-01-09
    • 文件大小：31mb
    • 提供者：qq_39578222

  1. VLSI数字信号处理-设计与实现

  2. 目 录 第一章绪论 1.1 引言 1.2本书各章内容简介 第二章计算机算术运算及其实现 2.1 引言 2.2算术运算的数的系统 2.2.1普通基数的数的系统 2.2.2带符号数字的数的系统 2.2.3定点数的表示法 2.2.4剩余数系统 2.3二进制加法器 2.3.1基本的加法／减法器 2.3.2多级进位存储加法器树 2.3.3流水线加法器 2.4二进制乘法器 2.4.1 Baugh-Wooley补码阵列乘法器的数学原理 2.4.2 8×8位Baugh-Wooley补码阵列乘法器的VHDL实

  3. 所属分类：其它

    • 发布日期：2009-02-20
    • 文件大小：3mb
    • 提供者：luofei23

  1. FPGA运算资料

  2. FPAG verilog 主要是FPGA矩阵乘法运算资料 一般的快速乘法器通常采用逐位并行的迭代阵列结构，将每个操作数的N位都并行地提交给乘法器。但是一般对于FPGA来讲，进位的速度快于加法的速度，这种阵列结构并不是最优的。所以可以采用多级流水线的形式，将相邻的两个部分乘积结果再加到最终的输出乘积上，即排成一个二叉树形式的结构，这样对于N位乘法器需要lb（N）级来实现。

  3. 所属分类：硬件开发

    • 发布日期：2018-07-26
    • 文件大小：4mb
    • 提供者：zhouxinlin2009

  1. SoC-Lab:大二下学期-计算机系统综合（SoC）-实验-源码

  2. SoC实验室 大二下学期计算机系统综合 - (SoC)专业课的MIPS-FPGA设计实验代码（基于Xilinx ISE EDA软件开发平台和浙江大学Sword(Xilinx Kintex7)物理开发板）。 实验一 一个可以在板子上运行的Hello World工程。实现了普通的4位加法器，低八位开关（认为两个4位数）作为加法器的输入，低四位LED灯作为加法器的输出。熟悉的ucf配置文件（指示FPGA上适当地接给给一个一个信号，这些信号都来自于Top文件中定义的输入输出）的编写，如，本实验中使用的

  3. 所属分类：其它

    • 发布日期：2021-03-11
    • 文件大小：71mb
    • 提供者：weixin_42181888

  1. The fault-tolerance study of QCA adder based on probability model

  2. 采用概率转移矩阵方法和电路分割理论建立了两种结构的量子元胞自动机（QCA）加法器的容错性模型,深入分析了各组成元件对加法器的整体容错性能的影响.指出元件在较低的正确概率时,传输线对整体正确概率影响较小,而当元件正确概率较高时,传输线的正确概率对整体正确概率的影响急剧增大,并且在整个参数变化范围内反相器始终是影响整体正确概率的主要元件.采用Frobenius范数对两种同一功能不同结构的QCA加法器的整体容错性能进行了比较,发现由5输入择多逻辑门构成的QCA加法器的整体容错性能优良.这对于目前QCA

  3. 所属分类：其它

    • 发布日期：2021-02-09
    • 文件大小：532kb
    • 提供者：weixin_38529951