注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA技术的浮点运算器的设计与实现

  2. 日趋进步和完善的FPGA (现场可编程门阵列) 技术推动了当前数字电路的设计。浮点运算器是计算机的一个 组成部件，结构比较复杂，利用FPGA 技术设计浮点运算器可以缩短产品的开发周期。介绍了基于FPGA 技术的浮点 运算器的设计与实现。描述了采用VHDL（VHSIC 硬件描述语言） 和原理图方式设计完成浮点运算器的方法和步骤。 利用FPGA 技术，能方便灵活地设计出浮点运算器。

  3. 所属分类：硬件开发

    • 发布日期：2009-08-04
    • 文件大小：294kb
    • 提供者：hexi88431633

  1. mips软浮点文档(软浮点效率)

  2. 软件浮点库用于不支持硬件浮点计算的机器上。也用于通过-msoft-float禁止生成浮点指令的场合。（有些目标机不支持-msoft- float开关选项。） 为了和其它编译器兼容，可以使用DECLARE_LIBRARY_RENAMES来重命名浮点模拟函数（参见Library Calls）。在这一章，使用了缺省的名字。

  3. 所属分类：专业指导

    • 发布日期：2010-06-22
    • 文件大小：39kb
    • 提供者：cplusplus1983

  1. 基于ARM的浮点数转换成整数的改进算法

  2. ARM7和ARM9系列芯片 没有硬件浮点运算器，实际程序中使用的浮点运算 需要转换为定点运算来提高运行速度，即转化为整数。需要的朋友可以下载这个论文看看，会有所帮助

  3. 所属分类：硬件开发

    • 发布日期：2010-07-02
    • 文件大小：36kb
    • 提供者：shenyuhou

  1. 用硬件描述语言设计浮点乘法器（原码一位乘法)

  2. 用硬件描述语言设计浮点乘法器（原码一位乘法) 课程设计报告。 很全面的

  3. 所属分类：专业指导

    • 发布日期：2010-07-10
    • 文件大小：542kb
    • 提供者：l326107675

  1. 高级浮点除法器的fpga实现

  2. 实现浮点数乘法和除法运算，采用硬件描述语言高效的实现了浮点除法运算

  3. 所属分类：其它

    • 发布日期：2011-05-15
    • 文件大小：80kb
    • 提供者：sunzhenchao7

  1. 浮点乘法器IEEE舍入的实现

  2. 描述了浮点乘法器中舍入的基本方法，介绍了一种实现舍入的系统的设计方法和硬件模型，并对它进行了分 析，在这种系统设计方法的基础上，提出了一种直接预测和选择的舍入方案。

  3. 所属分类：其它

    • 发布日期：2011-08-18
    • 文件大小：145kb
    • 提供者：ziziyeli

  1. 基于VHDL 语言的浮点乘法器的硬件实现

  2. 本文提出了一种基于VHDL 语言的浮点乘法器的硬件实现方法, 就是用VHDL 语言描述设计文件, 用 FPGA 实现浮点乘法, 并在Maxplus2 上进行了模拟仿真, 得到了很好的结果. 该浮点乘法可以实现任意位的乘 法运算.

  3. 所属分类：专业指导

    • 发布日期：2011-08-18
    • 文件大小：177kb
    • 提供者：ziziyeli

  1. 基于VHDL语言的浮点乘法器的硬件实现

  2. 基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的

  3. 所属分类：硬件开发

    • 发布日期：2011-10-12
    • 文件大小：148kb
    • 提供者：devpearl110

  1. stm32硬件浮点使用方法

  2. 这是在stm32中实现fft计算等浮点运算必须要先做的设置。我之前给的浮点运算例程，在此设置下，自己亲测是可用的，有问题的同学可以留言

  3. 所属分类：硬件开发

    • 发布日期：2014-09-15
    • 文件大小：150kb
    • 提供者：flyaway20052005

  1. stm32f4 浮点 DSP 运算效率不高

  2. 浮点 DSP 运算效率不高 问题： 该问题由某客户提出，发生在 STM32F407IGT6 器件上。据其工程师讲述：由于在其产品中，需要使用STM32进行大量的浮点数以及浮点DSP运算，所以针对STM32的浮点数运算能力及 DSP 运算能力做了相关的测试，但测试结果不理想。STM32F407 在144MHz 主频下，对于表（一）程序的运算耗时为：9105uS。没有体现出硬件浮点运算应有的运算能力。

  3. 所属分类：硬件开发

    • 发布日期：2015-05-29
    • 文件大小：192kb
    • 提供者：rcm72182

  1. 课程设计报告——用硬件描述语言设计浮点乘法器（原码一位乘法)

  2. 完完整整的课程设计报告——用硬件描述语言设计浮点乘法器（原码一位乘法)，仅去除了作者和指导老师名字

  3. 所属分类：专业指导

    • 发布日期：2015-06-01
    • 文件大小：2mb
    • 提供者：srt060528

  1. FPGA 浮点乘法器源码

  2. verilog 语言写的FPGA内部实现硬件浮点乘法器的源码，两个时钟周期完成一次浮点乘法运算，里面调用了一个xilinx的定点乘法器IP核，因不同的FPGA芯片其定点乘法器IP核可能不同，所以本例子不包含该IP核的源码，请根据自己的硬件平台，自行生成32bit的定点乘法器IP,然后才能调试本例。如有疑问，请加我QQ:898975448

  3. 所属分类：硬件开发

    • 发布日期：2017-10-23
    • 文件大小：2kb
    • 提供者：dqthy

  1. 基于Altera浮点IP核实现浮点矩阵相乘运算的改进设计

  2. 嵌入式计算作为新一代计算系统的高效运行方式，应用于多个高性能领域，如阵列信号处理、核武器模拟、计算流体动力学等。在这些科学计算中，需要大量的浮点矩阵运算。而目前已实现的浮点矩阵运算是直接使用VHDL语言编写的浮点矩阵相乘处理单元[1]，其关键技术是乘累加单元的设计，这样设计的硬件，其性能依赖于设计者的编程水平。此外，FPGA厂商也推出了一定规模的浮点矩阵运算IP核[2]，虽然此IP核应用了本厂家的器件，并经过专业调试和硬件实测，性能稳定且优于手写代码，但仍可对其进行改进，以进一步提高运算速度。

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：112kb
    • 提供者：weixin_38731385

  1. DSP编程技巧之---详解浮点运算的定点编程

  2. 我们使用的处理器一般情况下，要么直接支持硬件的浮点运算，要么就只支持定点运算，此时对浮点数的处理需要通过编译器来完成。在支持硬件浮点处理的器件上，对浮点运算的编程最快捷的方法就是直接使用浮点类型。

  3. 所属分类：其它

    • 发布日期：2020-08-15
    • 文件大小：74kb
    • 提供者：weixin_38548231

  1. 具有硬件矢量浮点运算单元的MCU在医疗电子中的应用

  2. 微控制器是将微型计算机的主要部分集成在一个芯片上的单芯片微型计算机。现今的嵌入式工业及汽车系统中，有许多是基于8位或16位微控制器架构来设计的。8bit/16bit微控制器通常需要消耗很多计算资源来做这些工作。今天，内置浮点运算的强大微控制器开始出现，32bit微控制器有足够的能力来实现其中的许多功能。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：171kb
    • 提供者：weixin_38681147

  1. 浮点LMS算法的FPGA实现

  2. 本文正是基于这种高效结构的多输入FPA，在FPGA上成功实现了基于浮点运算的LMS算法。测试结果表明，实现后的LMS算法硬件资源消耗少、运算速度快且收敛性能与理论值相近。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：84kb
    • 提供者：weixin_38659646

  1. 具有硬件矢量浮点运算单元的微控制器在医疗电子中的应用

  2. 恩智浦微控制器非常适用于需要高性能和低功耗的嵌入式应用。LPC3000系列ARM9微控制器具有片上的矢量浮点运算单元，使其在需要较多的算法处理特别是单精度及双精度浮点运算的应用中具有性能上的优势。以该产品在医疗电子领域的应用为例作了说明，并提供了基于恩智浦微控制器的基准测试数据。这些数据使用由嵌入式微处理器评测基准协会(EEMBC)开发的工具收集得到，并由此得到一种用于测量处理器性能和能耗的标准方法学。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：305kb
    • 提供者：weixin_38501610

  1. 让新型SHARC处理器满足“一高二低”的浮点设计需求

  2. 浮点DSP比定点DSP的动态范围更大；很多算法的浮点代码比定点占用更少的周期；浮点DSP可以实现更高的精度；浮点DSP的浮点运算用硬件来实现，其处理速度大大高于定点DSP…...这些浮点DSP与定点DSP的比较优势是浮点算法拥趸者们在“浮点定点之争”的话题中常提及的，也为大多数嵌入式设计工程师所熟知。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：136kb
    • 提供者：weixin_38722464

  1. 浮点反正切函数的FPGA实现

  2. 设计了一种基于CORDIC算法计算浮点反正切函数的的硬件结构，并在Altera公司的FPGA芯片上进行了验证，最后在Nios II处理器系统中以用户自定义指令的形式实现，通过C语言程序验证了浮点反正切模块的正确性。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：123kb
    • 提供者：weixin_38535364

  1. EDA/PLD中的高速流水线浮点加法器的FPGA实现

  2. 0  引言 　　现代信号处理技术通常都需要进行大量高速浮点运算。由于浮点数系统操作比较复杂，需要专用硬件来完成相关的操作(在浮点运算中的浮点加法运算几乎占到全部运算操作的一半以上)，所以，浮点加法器是现代信号处理系统中最重要的部件之一。FPGA是当前数字电路研究开发的一种重要实现形式，它与全定制ASIC电路相比，具有开发周期短、成本低等优点。但多数FPGA不支持浮点运算，这使FPGA在数值计算、数据分析和信号处理等方面受到了限制，由于FPGA中关于浮点数的运算只能自行设计，因此，研究浮点加法运

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：199kb
    • 提供者：weixin_38749863
« 12 3 4 5 6 7 8 9 10 ... 17 »