注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VHDL 源程序集详细讲解 100例

  2. VHDL 源程序集 100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21

  3. 所属分类：其它

    • 发布日期：2009-05-03
    • 文件大小：227.57kb
    • 提供者：tanhaijun2007

  1. VHDL设计FIR滤波器的文档

  2. 用FPGA设计15阶FIR低通滤波器。窗口类型为Hamming，Beta为0.5，FS为8.6kHz，FC为3.4kHz。编写Verilog HDL语言，用Modelsim进行仿真。本设计主要考虑工作速度，不必考虑芯片资源的耗用。高性能乘法器是实现高性能的FIR运算的关键。二进制数乘法的实质是部分积的移位累加。为了提高速度，我们分别使用了Booth编码，Wallace树，超前进位加法器，选择进位加法器结构。

  3. 所属分类：嵌入式

    • 发布日期：2009-05-19
    • 文件大小：442kb
    • 提供者：SimeonChan

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2009-07-17
    • 文件大小：229kb
    • 提供者：ft2569201

  1. VHDL 程序举例打包，应该有你想要的

  2. VHDL 程序举例 文件夹中包括下面程序 -------------------------------------------------------------------------------- NOTE：该程序参考FPGA中文网站 重要说明：不同软件对VHDL语法的支持范围是不一样的，以下程序中的某些语句可能不能运行在所有的软件平台之上，因此程序可能要作一些修改，同时务必注意阅读程序中的注释。以下部分程序为txt格式，请自行另存为vdh后缀的文件。有些EDA软件要求ENTITY的名称

  3. 所属分类：网络攻防

    • 发布日期：2009-07-23
    • 文件大小：42kb
    • 提供者：engddy

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 ......

  3. 所属分类：C/C++

    • 发布日期：2009-07-26
    • 文件大小：313kb
    • 提供者：chenguanyu

  1. 74系列芯片名称及解释

  2. 74系列芯片名称及解释 型号 内容 ---------------------------------------------------- 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动 器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09

  3. 所属分类：嵌入式

    • 发布日期：2009-07-27
    • 文件大小：11kb
    • 提供者：txwlltt

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2009-08-20
    • 文件大小：325kb
    • 提供者：sfhgky

  1. VHDL语言100例

  2. 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程死锁 第22例 振荡与

  3. 所属分类：其它

    • 发布日期：2009-08-31
    • 文件大小：313kb
    • 提供者：a339238363

  1. Verilog实例（经典135例）

  2. 很实用的Verilog实例！ 目录：王金明：《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：127kb
    • 提供者：kevinsjtu

  1. 学会VHDL电子设计流程 4位乘法器的设计

  2. 一、实训目的 1学会LOOP语句的使用 2熟悉库及程序包的内容 二、实训原理 四位二进制乘法采用移位相加的方法。即用乘数的各位数码，从高位开始依次与被乘数相乘，每相乘一次得到的积称为部分积，将第一次得到的部分积左移一位并与第二次得到的部分积相加，将加得的和左移一位再与第三次得到的部分积相加，再将相加的结果左移一位与第四次得到的部分积相加，直到所的部分积都被加过一次

  3. 所属分类：专业指导

    • 发布日期：2009-11-03
    • 文件大小：22kb
    • 提供者：zhangyuegen

  1. EDA上机考试程序汇

  2. 使用VHDL语言编写，在ISE运行环境下实现了EDA上机考试的五个程序并进行了相应的仿真 其中包括8为BCD码加法器 多数表决器，计数器，移位寄存器，序列检测等

  3. 所属分类：嵌入式

    • 发布日期：2009-12-17
    • 文件大小：1mb
    • 提供者：aboutnow

  1. 用移位加法器实现8位乘法器（分模块）

  2. 通过控制模块、数据选择模块、加法器模块、移位模块、锁存模块和上层实体实现，有详细注释

  3. 所属分类：其它

    • 发布日期：2010-07-03
    • 文件大小：323kb
    • 提供者：nwpu1686

  1. 加法器内部电路原理

  2. 　　加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。

  3. 所属分类：其它

    • 发布日期：2020-07-14
    • 文件大小：191kb
    • 提供者：weixin_38696339

  1. 反相加法器电路与原理

  2. 加法器是为了实现加法的。即是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。

  3. 所属分类：其它

    • 发布日期：2020-07-14
    • 文件大小：186kb
    • 提供者：weixin_38655561

  1. 反相加法器原理图与电路图

  2. 一、什么是加法器加法器是为了实现加法的。即是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。 对于1位的二进制加法，相关的有五个的量：1，被加数A，2，被加数B，3，前一位的进位CIN，4，此位二数相加的和S，5，此位二数相加产生的进位COUT。前三个量为输入量，后两个量为输出量，五个量均为1位。对于32位的二进制加法，相关的也有五个量：1，被加数

  3. 所属分类：其它

    • 发布日期：2020-07-14
    • 文件大小：162kb
    • 提供者：weixin_38706100

  1. 加法器是什么?加法器电路原理

  2. 加法器 ： 加法器是为了实现加法的。 即是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。 对于1位......

  3. 所属分类：其它

    • 发布日期：2020-07-18
    • 文件大小：61kb
    • 提供者：weixin_38686542

  1. 同相加法器电路原理与同相加法器计算

  2. 在电子学中，加法器是一种数位电路，其可进行数字的加法计算。加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。 　　对于加法器为什么大家都选用反相加法器，而不用同相加法器呢？ 　　基本原因是： 　　同相加法器输入阻抗高，输出阻抗低 反相加法器输入阻抗低，输出阻抗高 　　当选用同相加法器时，如A输入信号时

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：108kb
    • 提供者：weixin_38557095

  1. FPGA-LPLIB_ALU：具有算术和逻辑单元（例如加法器，计数器，lfsr，移位器和通用alu块）的VHDL设计存储库-源码

  2. FPGA-LPLIB_ALU 具有算术和逻辑单元（例如加法器，计数器，lfsr，移位器和通用alu模块）的VHDL设计存储库。 目录 hdl/包含用于FPGA设计和测试平台的VHDL源。 list/包含* .lst文件，其中包含要编译的源路径。 用于Aldec Riviera-PRO，HDL模拟器的rundir_riviera/ rundir。 scr ipt_bash/通用bash脚本实用程序。 图书馆 lib.lplib_alu.lst lib.lplib_alu_verif.ls

  3. 所属分类：其它

    • 发布日期：2021-02-08
    • 文件大小：29kb
    • 提供者：weixin_42108054

  1. 同相加法器电路原理与同相加法器计算

  2. 在电子学中，加法器是一种数位电路，其可进行数字的加法计算。加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。 　　对于加法器为什么大家都选用反相加法器，而不用同相加法器呢？ 　　基本原因是： 　　同相加法器输入阻抗高，输出阻抗低 反相加法器输入阻抗低，输出阻抗高 　　当选用同相加法器时，如A输入信号时

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：123kb
    • 提供者：weixin_38621441

  1. 反相加法器原理图与电路图

  2. 一、什么是加法器 　　加法器是为了实现加法的。 　　即是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。 　　 　　对于1位的二进制加法，相关的有五个的量：1，被加数A，2，被加数B，3，前一位的进位CIN，4，此位二数相加的和S，5，此位二数相加产生的进位COUT。前三个量为输入量，后两个量为输出量，五个量均为1位。 　　对于3

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：161kb
    • 提供者：weixin_38660069
« 12 3 4 5 6 »