注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DM9000A 寄存器详解——第一手资料

  2. 以上为DM9000（A）常用寄存器功能的详细介绍，通过对这些寄存器的操作访问，我们便可以实现对DM9000的初始化、数据发送、接收等相关操作。而要实现ARP、IP、TCP等功能，则需要对相关协议的理解，由编写相关协议或移植协议栈来实现。 功能描述 1、总线 总线是ISA总线兼容模式，8个IO基址,分别是300H, 310H,320H, 330H, 340H, 350H, 360H, 370H。IO基址与设定引脚或内部EEPROM的共同选定 访问芯片有两个地址端口，分别是地址端口和数据端口。当引

  3. 所属分类：C

    • 发布日期：2009-08-25
    • 文件大小：228kb
    • 提供者：xianjiankun

  1. DDR SDRAM控制器

  2. DDR3控制器，结合DDR2来说明DDR3的优点，介绍DDR的发展前景

  3. 所属分类：专业指导

    • 发布日期：2010-03-15
    • 文件大小：37kb
    • 提供者：ganlanyedeai

  1. DS1302中文资料

  2. 十分详细的DS1302中文资料 1 / 10 功能特色： � 时钟计数功能，可以对秒、分钟、小时、月、 星期、年的计数。年计数可达到 2100 年。 � 有 31*8 位的额外数据暂存寄存器 � 最少 I/O 引脚传输，通过三引脚控制 � 工作电压：2.0-5.5V � 工作电流小于 320 纳安（2.0V） � 读写时钟寄存器或内部 RAM（31*8 位的额外 数据暂存寄存）可以采用单字节模式和突发模式 8-pin DIP 封装或 8-pin SOICs 兼容 TTL （5.0V） 可选的工

  3. 所属分类：C++

    • 发布日期：2010-03-26
    • 文件大小：721kb
    • 提供者：rufeng200709

  1. 基于FPGA的高速图像采集系统设计

  2. FPGA控制单元采用A1tera公司Cyclone II系列的EP2C5F256C6，主要由4个部分组成——主控模块、CMOS传感器接口、RAM控制器以及EZ—USB接口控制器。传感器接口负责完成SCCB时序控制，RAM控制器用于实现RAM读写与刷新操作的时序，USB接口模块完成主控模块与EZ—USB之间的数据读写；而主控模块负责对从EZ—USB部分接收过来的上位机命令进行解析，解析完命令后产生相应的信号控制各个对应模块，如CMOS传感器传输的图像格式、RAM的读写方式、突发长度等。

  3. 所属分类：硬件开发

    • 发布日期：2010-05-02
    • 文件大小：468kb
    • 提供者：su06260432

  1. DS1302实时时钟中英文资料

  2. 时钟计数功能，可以对秒、分钟、小时、月、 星期、年的计数。年计数可达到2100 年。 � 有31*8 位的额外数据暂存寄存器 � 最少I/O 引脚传输，通过三引脚控制 � 工作电压：2.0-5.5V � 工作电流小于320 纳安（2.0V） � 读写时钟寄存器或内部RAM（31*8 位的额外 数据暂存寄存）可以采用单字节模式和突发模式 � 8-pin DIP 封装或8-pin SOICs � 兼容TTL （5.0V） � 可选的工业级别，工作温度-40 – 85 摄氏度 � 兼容DS1202

  3. 所属分类：硬件开发

    • 发布日期：2010-06-29
    • 文件大小：721kb
    • 提供者：wshijj

  1. DDRSDRAM控制器的设计及FPGA实现

  2. 随着各种处理器工作频率的加快,存储器的读写速度以及外围控制电路的性能也就愈加成为直接制 约系统性能的瓶颈。而SDRAM是一种在外部同步时钟控制下完成数据读写的存储器,和一般的DRAM 一样, SDRAM需要周期性的刷新操作,访问前必须先给出行列地址。其输入信号都用系统时钟的上升沿 锁存,使器件可以与系统时钟完全同步操作而不需要握手逻辑。它内嵌了一个同步控制逻辑以支持突发 方式进行的连续读写访问,能够达到比传统异步DRAM快数倍的存取速度。而且只要给出首地址就可 以对一个存储块访问,不需要系统产

  3. 所属分类：嵌入式

    • 发布日期：2011-03-24
    • 文件大小：779kb
    • 提供者：victor116

  1. 手机行业常用知识（普及）

  2. 关于手机的一些基础知 手机工作原理介绍的一编文章(续四) 手机所有软件工作的流程都是在CPU的作用下进行的，具体的划分包括下文所述的5个流程。这些流程都是以软件数据的形式储于手机的EEPROM和FLASHROM中. 一、开机流程 当手机的供电模块检测到电源开关键被按下后，会将手机电池的电压转换为适合手机电路各部分使用的电压值,供应给相应的电源模块，当时钟电路得到供电电压后产生震荡信号，送入逻辑电路，CPU在得到电压和时钟信号后会执行开机程序，首先从ROM中读出引导码，执行逻辑系统的自检。并且使

  3. 所属分类：硬件开发

    • 发布日期：2008-09-08
    • 文件大小：5mb
    • 提供者：lansheng228

  1. 浅谈PCIe体系结构

  2. 浅谈PCIe体系结构 浅谈PCIe体系结构 - 1 - 目录 - 1 - 第I篇PCI体系结构概述 - 1 - 第1章PCI总线的基本知识 - 3 - 1.1 PCI总线的组成结构 - 6 - 1.1.1 HOST主桥 - 6 - 1.1.2 PCI总线 - 7 - 1.1.3 PCI设备 - 7 - 1.1.4 HOST处理器 - 8 - 1.1.5 PCI总线的负载 - 9 - 1.2 PCI总线的信号定义 - 10 - 1.2.1 地址和数据信号 - 10 - 1.2.2 接口控制信号

  3. 所属分类：硬件开发

    • 发布日期：2013-09-26
    • 文件大小：4mb
    • 提供者：whoami7788

  1. ram2fifo控制器说明

  2. 用一片sram实现50M以内的读写无冲突。同时支持突发读写操作，以及任意地址的读写切换，等等等等。整个设计由同步设计，通过dcfifo异步操作，sram在百兆以内稳定可靠。

  3. 所属分类：电子商务

    • 发布日期：2014-05-07
    • 文件大小：431kb
    • 提供者：wangwo123123

  1. PCI Express体系结构导读Part1

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：15mb
    • 提供者：netcard316

  1. PCI Express体系结构导读Part2

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：15mb
    • 提供者：netcard316

  1. PCI Express体系结构导读Part3

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：15mb
    • 提供者：netcard316

  1. PCI Express体系结构导读Part4

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：15mb
    • 提供者：netcard316

  1. PCI Express体系结构导读Part5

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：5mb
    • 提供者：netcard316

  1. 硬盘检测工具 HD_Tune 5 免费中文版 及 使用教程

  2. HD Tune功能解读 1：基准（磁盘性能）测试   　　启动软件后，将首先会显示出硬盘的型号及当前的温度，默认显示为磁盘基本测试界面，在此用户可以通过点击“开始”按钮，对硬盘的读写性能进行检测，主要包括读取及写入数据时的传输速率、存储时间及对CPU的占用等；并且，整个测试过程会持续几分钟，用户需要耐心等待。    　　注意：由于写入测试存在危险，希望用户慎重使用。 图2：HD Tune硬盘性能测试 2：磁盘详细信息   　　在信息标签页面，HD Tune不仅列出了当前硬盘各个分区的详细信息，

  3. 所属分类：Windows Server

    • 发布日期：2015-05-25
    • 文件大小：1mb
    • 提供者：yuxin6432

  1. DDR2-SDRAM操作时序

  2. 对DDR2 SDRAM的访问是基于突发模式的; 读写时，选定一个起始地址，并按照事先编程设定的突发长度（4或8）和突发顺序来依次读写.访问操作开始 一个激活命令, 后面紧跟的就是读或者写命令。和激活命令同步送达的地址位包含了所要存取的簇和行(BA0, BA1 选定簇; A0-A13 选定行). 和读或写命令 同步送达的地址位包含了突发存取的起始列地址，并决定是否发布自动预充电命令。 在进行常用的操作之前, 要先对DDR2 SDRAM 进行初始化. 下面的几小节介绍初始化的详细信息，寄存器的定义

  3. 所属分类：C

    • 发布日期：2017-09-07
    • 文件大小：2mb
    • 提供者：wuyang1982

  1. Luminary Micro Stellaris系列LM3S308微控制器选型指南(周立功翻译).pdf

  2. Luminary Micro Stellaris系列LM3S308微控制器选型指南(周立功翻译)pdf,Luminary Micro Stellaris系列LM3S308微控制器选型指南(周立功翻译)LM3S308微挖制器 目录 关于本文档.17 读者. 17 关于本手册 17 相关文档 7 文档约定 1面画 ..17 结构概述 重日重重 19 1.1产品特性 19 1.2目标应用 23 1.3高级方框图 23 14功能概述 24 1.4.1 ARM Cortex TM-M3 25 142电机掉

  3. 所属分类：其它

  1. 基于图像处理系统中SDRAM控制器的FPGA实现

  2. 摘要：简要介绍了SDRAM工作原理并认真研究了Altera提供的SDRAM控制器，根据实际系统使用需要加以修改简化，设计了对修改后控制器进行操作的状态机。采用全页突发读写模式，每次读/写后自动刷新，省掉了传统设计中的刷新计数控制逻辑。整个设计采用VHDL实现，已在实际系统中成功使用。 　　1、引言 　　在实时视频图像处理系统中，由于要对视频图像进行实时处理，而视频数据流的数据量大，实时性要求高，所以需要高速大容量的存储器作为图像数据的缓存。SDRAM（Synchronous Dynamic

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：207kb
    • 提供者：weixin_38559866

  1. 同步DRAM的写操作

  2. 同步DRAM的写操作如图所示，与读操作相同，都是与时钟上升沿同步地赋予指令及数据的。 　　图 SDRAM的写操作 　　（1）行地址与存储块编号指定  　　向处于IDLE状态的同步DRAM发出ACTV指令，同时赋予行地址和存储块编号，据此，激活相应的存储块，使之处于能够接受下－写指令的状态。  　　（2）发出写指令  　　发出ACTV指令后，只要经过tRCD时间的等待，就可以处于能接受下一指令的状态，与列地址、写入数据一起发出WRITE指令。与读操作时不同的是，不必在意延迟时间，可与指令同

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：60kb
    • 提供者：weixin_38659527

  1. 单片机与DSP中的基于FPGA 的DDR SDRAM控制器在高速数据采集系统中应用

  2. 实现数据的高速大容量存储是数据采集系统中的一项关键技术。本设计采用Altera 公司Cyclone系列的FPGA 完成了对DDR SDRAM 的控制，以状态机来描述对DDR SDRAM 的各种时序操作，设计了DDR SDRAM 的数据与命令接口。用控制核来简化对DDR SDRAM 的操作，并采用自顶至下模块化的设计方法，将控制核嵌入到整个数据采集系统的控制模块中，完成了数据的高速采集、存储及上传。使用开发软件Quartus II 中内嵌的逻辑分析仪SignalTap II 对控制器的工作流程进行

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：487kb
    • 提供者：weixin_38632146
« 12 »