注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 标准Cordic算法的FPGA实现

  2. 该程序为标准Cordic算法的FPGA实现，输入为实虚部，输出为角度的弧度值，共17级，每一级均进行了参数化，简单易懂，可轻易修改。

  3. 所属分类：硬件开发

    • 发布日期：2015-12-10
    • 文件大小：4kb
    • 提供者：maozhaoli

  1. 实时视频信号的Sobel边缘检测的FPGA实现_焦淑红1.doc

  2. 在实时视频信号处理中，由于边缘检测等图像处理算法的数据量大，系统采用FPGA + DSP的图像处理 方案。利用FPGA可对数据并行处理的特点，在FPGA中实现数据量大、处理速度要求高，但算法结构简单的低层处 理算法。文中介绍了在FPGA中实现Sobel边缘检测算法的方法，并提出了自适应阈值的处理方案。实验结果证明， FPGA能够对实时视频信号完成Sobel边缘检测，且自适应阈值模块保证了系统在环境亮度变化的情况下，得到良好的 边缘检测效果。

  3. 所属分类：图像处理

  1. 异步FIFO的FPGA实现

  2. 　FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单.......

  3. 所属分类：其它

    • 发布日期：2020-07-18
    • 文件大小：78kb
    • 提供者：weixin_38698943

  1. 自适应算术编码的FPGA实现

  2. 在简单介绍算术编码和自适应算术编码的基础上，介绍了利用ＦＰＧＡ器件并通过ＶＨＤＬ语言描述实现自适应算术编码的过程。整个编码系统在ＬＴＥＲＡ公司的ＭＡＸ＋ｐｌｕｓ Ⅱ软件上进行了编译仿真，测试结果表明：编码器各个模块的设计在速度和资源利用两方面均达到了较优的状态，可以满足实时编码的要求。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：104kb
    • 提供者：weixin_38697328

  1. dPMR接收机定时估计算法及FPGA实现

  2. 符号定时同步的准确度对数字通信系统解调性能有极大影响，dPMR通信系统要求接收机的符号同步具有快速捕获和良好跟踪性能的特点。针对该要求，提出一种定时估计算法。该算法结合前导码定时算法和数字平方滤波算法的优点，首先捕捉突发信息的前导码，使用前导码定时算法实现高精度快速定时估计，之后以384个符号为间隔，使用数字平方滤波算法实现定时估计的跟踪校正。同时提出一种结构简单的FPGA实现方案，相对于经典的同步波形匹配滤波定时算法，不仅提升了接收机的解调性能且节约了硬件资源。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：403kb
    • 提供者：weixin_38651983

  1. 根升余弦脉冲成形滤波器FPGA实现

  2. 文中所述的基于电路分割技术的查表法，实现通信系统发送端根升余弦滚降成形滤波器的FPGA实现方法简单可行，且当截断码元数目增多时或码内样点数目增加时，仅通过改变地址移位寄存器的长度或计数器的长度与ROM的长度即可，不至于使电路的复杂度成倍增加。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：276kb
    • 提供者：weixin_38689551

  1. 短帧Turbo译码器的FPGA实现

  2. Turbo码虽然具有优异的译码性能，但是由于其译码复杂度高，译码延时大等问题，严重制约了Turbo码在高速通信系统中的应用。因此，如何设计一个简单有效的译码器是目前Turbo码实用化研究的重点。本文主要介绍了短帧Turbo译码器的FPGA实现，并对相关参数和译码结构进行了描述。1几种译码算法比较Turbo码常见的几种译码算法中，MAP算法[1][3]具有最优的译码性能。但因其运算过程中有较多的乘法和指数运算，硬件实现很困难。简化的MAP译码算法是LOG-MAP算法和MAX-LOG-MAP算法，它

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：259kb
    • 提供者：weixin_38616330

  1. LZW改进压缩算法的FPGA实现

  2. LZW算法逻辑简单，实现速度快，擅长于压缩重复出现的字符串；无需事先统计各字符的出现概率，一次扫描即可；相对于其他算法，更有利于硬件实现。本文利用FPGA实现了改进的LZW压缩算法，仿真证明其算法具有很高压缩率，适合工程的实际应用。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：257kb
    • 提供者：weixin_38624975

  1. 抗SEU存储器的设计的FPGA实现

  2. 本设计中的抗SEU存储器的设计可通过ACTEL的ProAsic系列A3P400 FPGA实现，并可使用与其配套的Liber08.5 EDA工具进行代码的编辑和原理图的绘制，并进行功能仿真与电路的综合。通过仿真可以看到，本设计可以达到预期的目的，它既可实现存储器的抗SEU设计，又可以满足对存储器使用灵活性的要求，而且具有功能完善、适应性强、电路简单等特点，非常适用于星载RAM的抗辐射电路设计。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：542kb
    • 提供者：weixin_38735899

  1. 通信与网络中的卷积编码及Viterbi 解码的FPGA 实现及应用

  2. 摘要：卷积码在现代无线通信系统中应用十分广泛，Viterbi译码是最常用的一种对卷积码的译码算法。介绍了卷积编码及Viterbi串行解码的原理及其FPGA的实现。在保证系统性能的前提下讨论了分帧式编解码在实际系统中的应用。 　　0 引言 　　在现代通信系统中，信道编码技术得到了广泛的应用。卷积码结构简单，硬件实现容易，同时有着较好的查错纠错能力，因此在无线通信中经常使用，而其解码方式常用Viterbi译码。 　　1 卷积编码 　　卷积码（Convolutional Coding）是由Pg

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：274kb
    • 提供者：weixin_38717980

  1. 直接序列扩频系统匹配滤波器的FPGA实现

  2. 根据直接序列扩频系统相关解扩中的匹配滤波器的特点，提出了一种结构简单、基于FPGA实现匹配滤波器的方法，阐述了设计要点和关键部分的实现。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：194kb
    • 提供者：weixin_38659812

  1. 电源技术中的简化UART功能的FPGA实现

  2. 摘　要：提出了一种ARM＋FPGA结构系统中简化UART功能的FPGA实现方法，使用了状态机来描述接收器和发送器的基本功能，最后分别给出了一个串行数据帧长度的接收和发送的仿真结果。  　　关键词：FPGA；UART；状态机；ARM      1　引　言 　　在ARM＋FPGA系统结构中，实现基于ARM的嵌入式处理器和FPGA之间通信最简单的方法就是通过异步串行接口EIARS232C。考虑选用集成有UART(Universal Asynchronous Receiver / Transmitter

  3. 所属分类：其它

    • 发布日期：2020-11-27
    • 文件大小：89kb
    • 提供者：weixin_38557727

  1. 通信与网络中的HDLC的FPGA实现方法

  2. 摘要： HDLC（高级数据链路控制）的一般实现方法为采用ASIC器件和软件编程等。应用ASIC器件时设计简单，但灵活性较差；软件编程方法灵活，但占用处理器资源多，执行速度慢，实时性不易预测。FPGA器件采用硬件处理技术，可以反复编程，能够兼顾速度和灵活性，并能多路并行处理，实时性能能够预测和仿真。在中小批量通信产品的设计中，FPGA是取代ASIC实现HDLC功能的一种合适选择。 采用Altera公司的FPGA芯片，在MAX+plus II软件平台上实现了多路HDLC电路的设计，并已在某通信产品样

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：116kb
    • 提供者：weixin_38607784

  1. 通信与网络中的一种基于二次扩频的帧同步提取的FPGA实现

  2. 摘 要：本文介绍了一种利用扩频技术实现帧同步的方案，重点介绍了用补码配对相减匹配滤波法实现同步提取的原理及其FPGA设计实现，并在同步提取的基础上简要叙述了帧同步信号的抵消。关键词：相关峰；帧同步；补码配对相减匹配滤波法引言在时分复用通信系统中，实现帧同步的传统方法是在复用帧中插入一个帧同步时隙，帧同步码是一组特殊码型的码组，接收端利用帧同步码的相关性实现帧同步。帧同步码是具有良好自相关性和互相关性的独特码，当和本地码完全同步时的相关峰最大，其他任何时候的相关峰很小。帧同步码在复帧中占用时

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：85kb
    • 提供者：weixin_38559727

  1. EDA/PLD中的浮点LMS算法的FPGA实现

  2. 引言 　　LMS(最小均方)算法因其收敛速度快及算法实现简单等特点在自适应滤波器、自适应天线阵技术等领域得到了十分广泛的应用。为了发挥算法的最佳性能，必须采用具有大动态范围及运算精度的浮点运算，而浮点运算的运算步骤远比定点运算繁琐，运算速度慢且所需硬件资源大大增加，因此基于浮点运算的LMS算法的硬件实现一直以来是学者们研究的难点和热点。 　　文献[1]提出了一种适合于FPGA(现场可编程门阵列)实现的自定义24位浮点格式和一种高效结构的多输入FPA(浮点加法器)，这种结构的多输入FPA与传

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：85kb
    • 提供者：weixin_38749305

  1. FPGA_System86：调查Namco System 86街机板的FPGA实现-源码

  2. FPGA_System86 研究Namco System 86街机板的FPGA实现 以下项目是作为学习Verilog的练习而开始的。 为了引起更多兴趣，我认为我将从重新创建街机游戏的基础开始。 再见，我应该重新创建哪个街机游戏？ 好吧，事实证明，一个简单的80年代早期的街机游戏绝非易事，因此我决定直接跳入一个深渊的游戏，记得小时候就怀着敬畏的心情观看。 我选择的游戏是1986年由美国金牌公司发行的Rolling Thunder，并在Namco的System [19] 86硬件上运行。 我已

  3. 所属分类：其它

    • 发布日期：2021-02-10
    • 文件大小：41mb
    • 提供者：weixin_42131367

  1. 一种单锁相环最大比极化分集合成算法的FPGA实现

  2. 为改善极化信号接收质量，遥测接收系统通常采用极化分集合成方案。而大部分方案采用多锁相环分集接收结构，电路相对复杂，实现较困难。本文提出一种单锁相环最大比极化分集合成接收电路，仿真表明该电路有效可靠、结构简单，具有较好的工程应用价值，并已通过FPGA实现应用于工程中。

  3. 所属分类：其它

  1. 在微处理器系统里实现两种简单的FPGA配置方式

  2. 可编程逻辑器件(PLD)广泛应用在各种电路设计中。基于查找表技术、SRAM工艺的大规模PLD/FPGA，密度高且触发器多，适用于复杂的时序逻辑，如数字信号处理和各种算法的设计。类器件使用SRAM单元存储配置数据。配置数据决定了PLD内部互连和功能，改变配置数据，也就改变了器件的逻辑功能。SRAM编程时间短，为系统动态改变PLD的逻辑功能创造了条件。但由于SRAM的数据易失的，配置数据必须保存在PLD器件以外的非易失存储器内，才能实现在线可重配置(ICR)。 　　1 、在应用配置(动态配置)

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：179kb
    • 提供者：weixin_38743968

  1. 浮点LMS算法的FPGA实现

  2. 引言 　　LMS(均方)算法因其收敛速度快及算法实现简单等特点在自适应滤波器、自适应天线阵技术等领域得到了十分广泛的应用。为了发挥算法的性能，必须采用具有大动态范围及运算精度的浮点运算，而浮点运算的运算步骤远比定点运算繁琐，运算速度慢且所需硬件资源大大增加，因此基于浮点运算的LMS算法的硬件实现一直以来是学者们研究的难点和热点。 　　文献[1]提出了一种适合于FPGA(现场可编程门阵列)实现的自定义24位浮点格式和一种高效结构的多输入FPA(浮点加法器)，这种结构的多输入FPA与传统的级联

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：84kb
    • 提供者：weixin_38655496

  1. 卷积编码及Viterbi 解码的FPGA 实现及应用

  2. 摘要：卷积码在现代无线通信系统中应用十分广泛，Viterbi译码是常用的一种对卷积码的译码算法。介绍了卷积编码及Viterbi串行解码的原理及其FPGA的实现。在保证系统性能的前提下讨论了分帧式编解码在实际系统中的应用。 　　0 引言 　　在现代通信系统中，信道编码技术得到了广泛的应用。卷积码结构简单，硬件实现容易，同时有着较好的查错纠错能力，因此在无线通信中经常使用，而其解码方式常用Viterbi译码。 　　1 卷积编码 　　卷积码（Convolutional Coding）是由PgE

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：290kb
    • 提供者：weixin_38706747
« 12 3 4 5 6 7 8 9 10 ... 41 »