注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 一个实现加解密的算法器

  2. 包括keyword,des,aes,rc4,permutation等算法用MFC实现了界面的一个加解密算法器，用c++语言描述的。

  3. 所属分类：其它

    • 发布日期：2009-11-01
    • 文件大小：8388608
    • 提供者：lili_

  1. 实用的美国研究生GPA算法器——完全改进版

  2. 本GPA算法器支持标准4.0算法和各种改进4.0 4.3算法，还可以自定义算法 计算时可以加载文本文件，也可以在windows窗口添加项目，灵活友好的界面，是你出国留学的好帮手

  3. 所属分类：其它

    • 发布日期：2010-07-12
    • 文件大小：94208
    • 提供者：sonnyHOU

  1. 唯创WVT系列语音芯片

  2. 可编程的一次性烧录（OTP）诧音芯片。 6KHZ频率旪，根据芯片型号，诧音长度可分别达到10秒、20秒、40秒、80秒、170秒、340秒。 内置16bits DAC数字/仿真转换器、PSG诧音合成器和音质优化算法器，能表现出比较高质量的音频

  3. 所属分类：嵌入式

    • 发布日期：2010-07-14
    • 文件大小：1048576
    • 提供者：ljy1970000

  1. 机器码算法器机器码解密软件

  2. 机器码算法器机器码解密软件可以破解机器码需要注册的一款软件非常好用直接生成序列号即可注册你弹机器码注册问题喜欢的友友多推荐！！

  3. 所属分类：其它

    • 发布日期：2010-12-15
    • 文件大小：1048576
    • 提供者：w58888

  1. vs开黑算法器 算英雄

  2. vs开黑算法器 不会用别用 算英雄更方便更快捷

  3. 所属分类：其它

    • 发布日期：2011-03-30
    • 文件大小：884736
    • 提供者：niorker

  1. 机器码算法器机器码解密软件

  2. 机器码算法器机器码解密软件可以破解机器码需要注册的一款软件非常好用直接生成序列号即可注册你弹机器码注册问题喜欢的友友多推荐！！

  3. 所属分类：互联网

    • 发布日期：2011-12-01
    • 文件大小：1048576
    • 提供者：zheng9656

  1. 机器码算法器机器码解密软件

  2. 机器码算法器机器码解密软件

  3. 所属分类：系统安全

    • 发布日期：2012-02-15
    • 文件大小：1048576
    • 提供者：arnoldluan

  1. 音高算法器

  2. 实现简易分析音高的软件，直接播放直接现实。音高分析的简单小软件，实用

  3. 所属分类：电信

    • 发布日期：2012-12-05
    • 文件大小：37888
    • 提供者：rakide

  1. 基于FPGA的32位除法器设计

  2. 摘 要：介绍了一种使 用可编程逻辑 器件 FPGA和 VHDL语 言实现 32位除法器的设计方法。该 除法器不仅可以实现有符号数运算，也可以实现无符号数的运算。除法器采用节省 FPGA逻辑资源的 时序方式设计，主要由移位 、比较和减法三种操作构成。由于优化 了程序结构，因此程序浅显易懂 ，算 法简单 ，不需要分层次分模块进行。并使 用 Altera公 司的 QuartusⅡ软件对该除法器进行编译、仿真， 得 到 了完全 正确 的 结果

  3. 所属分类：硬件开发

    • 发布日期：2012-12-06
    • 文件大小：207872
    • 提供者：nfftk4125

  1. HASH值算法器MD5值查看器！

  2. HASH值算法器！ MD5值查看！ WinMD5下载

  3. 所属分类：其它

    • 发布日期：2008-09-04
    • 文件大小：14336
    • 提供者：yizhiqiang_5611

  1. lock on2.0 算法器

  2. lock on 2.0 算号器 里面有教程 注意要把语言类别调成英文的 调成russian的是破解不了的

  3. 所属分类：其它

    • 发布日期：2013-06-05
    • 文件大小：1048576
    • 提供者：u010959223

  1. 机器码算法器

  2. 机器码算法器，可以对软件机器码进行破解 可以对软件的一些限制功能进行取消

  3. 所属分类：其它

    • 发布日期：2013-06-16
    • 文件大小：1048576
    • 提供者：u011084250

  1. 基于CORDIC算法的复数除法器FPGA实现

  2. 在现代数字信号处理电路设计中, 除法器有着广泛的应用。这里阐述一种复数除法器的设计思想和实现方法, 引入CORDIC 算法到复数的除法运算中, 利用CORDIC 旋转操作来代替乘、加法操作, 然后采用双比特移位操作得到最终运 算结果。经CORDIC 旋转后数据最多只放大2 位位宽, 因此可以减少硬件实现中的器件迭代次数。经过FPGA 验证结果表 明, 整个设计运算速度快、节省器件, 并且计算精度高。

  3. 所属分类：硬件开发

    • 发布日期：2013-11-14
    • 文件大小：512000
    • 提供者：wb2009_happy

  1. 河南网通算法器

  2. 还原河南网通真实帐号，调路由用，用于没有河南特殊拨号功能的路由

  3. 所属分类：网络攻防

    • 发布日期：2014-02-17
    • 文件大小：35651584
    • 提供者：u013684671

  1. 什么是不恢复余数法～阵列除法器的数学分析(I)

  2. 算器对于CPu的性能有重要影响，除法器是运算器的一个重要组件．除 法器电路常用不恢复余数法，但声称采用了不恢复余数法的各种电路采用的算法却 有明显区别．后续文试图对不恢复余数法及不恢复余数阵列除法器电路进行分析． 给出了不恢复余数法的一种数学形式及证明．这种形式经过等效变形后才成为电路 所用的算法，这一点将在后续文中给出．

  3. 所属分类：硬件开发

    • 发布日期：2014-08-06
    • 文件大小：285696
    • 提供者：wb2009_happy

  1. avg internet security秘钥算法器

  2. 算法器

  3. 所属分类：网络攻防

    • 发布日期：2016-03-10
    • 文件大小：122880
    • 提供者：lordsweet

  1. 加减交替法定点原码一位除法器

  2. 定点除法运算有两种不同的实现方法，一种是恢复余数法，即在运算过程中，必须先算减法，若余数为正，才知道够减，若余数为负，则知道不够减，不够减时必须恢复原来的余数，以便再继续往下运算。另一种是不恢复余数法，又称加减交替法，此次设计即是采用加减交替法来实现四位二进制数的定点原码一位除法。

  3. 所属分类：软件测试

    • 发布日期：2017-12-30
    • 文件大小：675840
    • 提供者：qq_41549357

  1. 单片机与DSP中的基于16位定点DSP的并行乘法器的设计

  2. 摘要：设计了一种用于16位定点DSP中的片内乘法器。该乘法器采用了改进型Booth算法，使用CSA构成的乘法器阵列，并采用跳跃进位加法器实现进位传递，该设计具有可扩展性，并提出了更高位扩展时应改进型方向。设计时综合考虑了高性能定点DSP对乘法器在面积和速度上的要求，具有极其规整的布局布线。　　关键词： 改进型Booth编码；部分积产生器；阵列乘法器 1 引言　　大多数先进的数字系统为实现高速算术运算都包含有硬件乘法器，例如许多高速单片机微控制器中的算逻运算都使用了硬件并行乘法器。目前广泛应用

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：163840
    • 提供者：weixin_38612811

  1. 基于Ring-LWE的公钥密码系统的有效多项式乘法器体系结构

  2. 基于Ring-LWE的公钥密码系统最关键和计算最密集的操作是多项式乘法。 在本文中，我们介绍了几种优化技术，以利用数论变换（NTT）加速多项式乘法。 我们建议预先计算常数多项式的N TT，以减少NTT计算的次数。 为了降低位反转操作的成本，引入了一种优化技术来即时执行它。 我们还提出了一种提高蝶形算子利用率的技术。 而且，利用了取消引理来减少所需的ROM存储。 基于这些优化，我们提出了一种通用的流水线多项式乘法架构，该架构需要大约（n lg n + 1.5n）个时钟周期来计算两个n次多项式的乘积

  3. 所属分类：其它

    • 发布日期：2021-03-12
    • 文件大小：808960
    • 提供者：weixin_38535428

  1. Achronix - Machine Learning Processing震惊！FPGA运算单元可支持高算力浮点

  2. 随着机器学习（Machine Learning）领域越来越多地使用现场可编程门阵列（FPGA）来进行推理（inference）加速，而传统FPGA只支持定点运算的瓶颈越发凸显。 Achronix为了解决这一大困境，创新地设计了机器学习处理器（MLP）单元，不仅支持浮点的乘加运算，还可以支持对多种定浮点数格式进行拆分。　　MLP全称Machine Learning Processing单元，是由一组至多32个乘法器的阵列，以及一个加法树、累加器、还有四舍五入rounding/饱和saturatio

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：349184
    • 提供者：weixin_38528463
« 12 3 »