注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 组成原理课设报告设计

  2. 第一章 设计任务与要求 1.1 设计内容 按照要求设计一指令系统，该指令系统能够实现数据传送，进行加、减运算和无条件转移，具有累加器寻址、寄存器寻址、寄存器间接寻址、存储器直接寻址、立即数寻址等五种寻址方式。 1.2 具体要求 1. 仔细复习所学过的理论知识，掌握微程序设计的思想，并根据掌握的理论写出要设计的指令系统的微程序流程。指令系统至少要包括六条指令，具有上述功能和寻址方式。 2. 根据微操作流程及给定的微指令格式写出相应的微程序 3. 将所设计的微程序在虚拟环境中运行调试程序，并给出测

  3. 所属分类：专业指导

    • 发布日期：2009-05-22
    • 文件大小：365kb
    • 提供者：bbmmnmh520m

  1. 条件转移指令中断服务程序

  2. 条件转移指令中断服务程序 第1章 课程设计简介 1.1实验目的 （1）从硬件、软件结合的角度，模拟单级中断和中断返回的过程； （2）通过简单的中断系统，掌握中断控制器、中断向量、中断屏蔽等概念； （3）了解微程序控制器与中断控制器协调工作的基本原理。 1.2实验原理 条件转移指令使CPU根据一个或两个状态标志的状况确定是转向标号指定的目的位置,还是顺序执行。使用该类指令可以构成二分支程序结构。显然，在条件转移指令之前必须设有影响状态标志的指令。 在中断服务要使用到的寄存器，如状态寄存器PSW，

  3. 所属分类：专业指导

    • 发布日期：2009-07-12
    • 文件大小：204kb
    • 提供者：wu1ya2nan3

  1. 微机课程设计-直流电机闭环调速

  2. 编写实验程序，用ADC0809完成模拟信号到数字信号的转换。输入模拟信号有A/D转换单元可调电位器提供的0~5V，将其转换后的数字信号读入累加器，做为控制电机的给定转速。用8255的B口作为直流电机的控制信号输出口，通过对电机转速反馈量的运算，调节控制信号，达到控制电机匀速转动的的作用。并将累加器中给定的转速和当前测量转速显示在屏幕上。再通过LED灯显示出转速的大小变化。

  3. 所属分类：专业指导

    • 发布日期：2009-12-20
    • 文件大小：364kb
    • 提供者：csy355

  1. 基本模型机的设计——不带进位的与或运算指令的实现

  2. 压缩包里面含有6份该课程设计的实验报告！大家可以下载来参考一下！！非常超值的打包哦！！ 题 目: 不带进位与或运算指令的实现 初始条件： 理论：学完“电工电子学”、“数字逻辑”、“汇编语言程序设计”、和“计算机组成原理”课程，掌握计算机组成原理实验平台的使用。 实践：计算机学院科学系实验中心提供计算机、实验的软硬件平台。到实验中心硬件平台验证设计结果。 要求完成主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1、基本模型机系统分析与设计，利用所学的计算机组成原理课程中

  3. 所属分类：硬件开发

    • 发布日期：2010-01-22
    • 文件大小：659kb
    • 提供者：sunnyu1116

  1. 模型机的设计之跳转指令的实现

  2. 根据《计算机原理实验平台》的硬件结构，抽象出计算机原理实验平台中模型计算机的逻辑框图。模型计算机有算术逻辑运算单元，微程序单元，堆栈寄存器单元，累加器单元，启停单元，时序单元，总线和存储器单元。分析实验平台提供的汇编程序指令系统、分析指令格式。分析微命令定义、微指令定义、微程序格式，微指令入口地址和微程序入口地址的详细具体形成方法。根据模型机整机逻辑图和硬件结构，分析实验平台提供的指令系统指令的执行流程。

  3. 所属分类：硬件开发

    • 发布日期：2010-01-24
    • 文件大小：386kb
    • 提供者：z39192

  1. blackfin六维矩阵相乘优化（汇编程序编写）

  2. 实验要求： 参考例程中的Optimazation文件夹中的方法，把实验二中的矩阵相乘程序优化（E=A*B+C*D） 例程中的Optimazation的说明： Optimazation 优化过程  未经优化的C语言程序：C program - Un Optimzied  使用汇编语言优化程序 ：Asm program Un Optimized  使用硬件循环优化程序： Hardware Loop  利用两个乘法累加器优化程序 ：using 2 MAC operation  利用并行指令

  3. 所属分类：硬件开发

    • 发布日期：2010-05-22
    • 文件大小：15kb
    • 提供者：dengxihai123

  1. 嵌入式数字信号处理 实验5 实验报告.doc

  2. 1. DSP程序优化的方法有哪些？ (1) 开启IDE自带的优化选项； (2) 使用硬件循环LSETUP； (3) 使用双乘累加操作，充分利用两个乘累加器和数据总线宽度，如：R3.H=R0.H*R1.H, R3.L=R0.L*R1.L(LS)； (4) 使用并行指令，如：mnop||R0=[I0++]||R1=[I2++]；R3.H=R0.H*R1.H, R3.L=R0.L*R1.L(LS)||R2=[I2++]； (5) 将并行的数据放到两个数据段； (6) 精简循环，进一步提高指令并行化。

  3. 所属分类：硬件开发

    • 发布日期：2010-05-22
    • 文件大小：1mb
    • 提供者：wsedwsed

  1. 计算机组成与结构 课程设计

  2. 研制一台性能如下的实验计算机： （1）、具有键盘和打印机两种外部设备 （2）、外设和内存统一操作指令，程序查询法使用外设 （3）、运算器采用单累加器多通用寄存器结构 （4）、操作数寻址方式有： 直接地址寻址 立即数地址寻址 寄存器直接寻址 寄存器间接寻址 （5）、指令系统含如下8条指令 指令编码 指令助记符 指令功能 第一字节 第二字节 I7I6I5I4I3I2I1I0 000 XXX Ri MOV Ri,A (A) →Ri 001 XX0 Ri MOV A,@Ri (I2.I1.I0(Ri)

  3. 所属分类：专业指导

    • 发布日期：2011-03-16
    • 文件大小：1mb
    • 提供者：xuwenli2010

  1. 计算机组成原理第1次实验报告

  2. 【问题】： 实验名称：运算器组成实验 1. 掌握带累加器的运算器实验； 2. 掌握溢出检测的原理和实现方法； 3. 理解有符号数和无符号数运算的区别； 4. 理解基于补码的加/减运算实现原理； 5. 熟悉运算器的数据传输通路； 实验任务： 自己设计一个以74LSl81运算器芯片为核心的电路，能够实现多种运算，并能使用历史结果数据进行累计运算，运算结果可以使用灯和数码管来显示。在功能方面要求支持有符号数和无符号数运算、支持补码加/减运算以及支持有符号数溢出检测等；在数据来源方面包括一个累加器和一

  3. 所属分类：专业指导

    • 发布日期：2014-05-31
    • 文件大小：954kb
    • 提供者：wangtaocs

  1. 4位串行累加器

  2. 数电实验课NI multisim软件制作，按照实验书要求进行连接

  3. 所属分类：嵌入式

    • 发布日期：2017-12-30
    • 文件大小：851kb
    • 提供者：qq_36362654

  1. 计算机组成与结构课程设计

  2. 利用 FD—CES 实验仪提供的硬件资源（功能模块、控制台及外设等），按设计、组装、调试等步骤研制一台微程序控制的实验计算机研制一台性能如下的计算机： 具有键盘和打印机两种外部设备。 运算器采用多累加器结构。 操作数寻址方式有： 累加器直接寻址； 累加器间接寻址； 直接地址寻址； 立即数寻址。 指令系统由以下16条指令组成：

  3. 所属分类：嵌入式

    • 发布日期：2008-12-22
    • 文件大小：245kb
    • 提供者：englishguigui

  1. 计算机组成与结构课程设计

  2. 题四：研制一台性能如下的实验计算机。 （1） 不使用外设。 （2） 运算器采用多累加器结构。 （3） 操作数寻址方式有： 直接地址寻址 立即数寻址 寄存器直接寻址 （4(5) 能执行将内存某一单元内容（非零）扩大4倍后存入另一个单元（程序自编）。 ） 指令系统如下8条指令组成：

  3. 所属分类：嵌入式

    • 发布日期：2008-12-24
    • 文件大小：413kb
    • 提供者：woshihuangqing

  1. 实验计算机的课程设计

  2. 研制一台性能如下的实验计算机： （1） 不使用外设。 （2） 运算器采用多累加器结构。 （3） 操作数寻址方式有： 直接地址寻址 立即数寻址 寄存器直接寻址 （4） 指令系统由如下8条指令组成： 指令编码 助记符 指令功能 第一字节 第二字节 I7 I6 I5 I4 I3 I2 I1 I0 0 0 0 Ai X Aj ADD Ai,Aj (Ai)+(Aj)->Ai 0 0 1 Ai X Aj MOV Ai,Aj (Ai)->(Ai) 0 1 0 Ai X Aj SL Ai,Aj (

  3. 所属分类：嵌入式

    • 发布日期：2008-12-25
    • 文件大小：776kb
    • 提供者：w516000013

  1. 计算机组成与结构课程设计

  2. 本课题研究的主要内容: 研制一台性能如下的实验计算机： （1） 不使用外设。 （2） 运算器采用多累加器结构。 （3） 操作数寻址方式有：直接地址寻址立即数寻址.寄存器直接寻址 （4） 指令系统由如下8条指令组成： 指令编码 助记符 指令功能 第一字节 第二字节 I7 I6 I5 I4 I3 I2 I1 I0 0 0 0 Ai X Aj ADD Ai,Aj (Ai)+(Aj)->Ai 0 0 1 Ai X Aj MOV Ai,Aj (Ai)->(Ai) 0 1 0 Ai X Aj

  3. 所属分类：嵌入式

    • 发布日期：2008-12-25
    • 文件大小：649kb
    • 提供者：zmlhy

  1. 计算机组成原理-第一次实验寄存器A

  2. 实验一 寄存器A，W实验 一、实验要求 利用COP2000实验仪上的K16..K23开关做为DBUS的数据，其它开关做为控制信号，将数据写入寄存器，这些寄存器包括累加器A，工作寄存器W。 二、实验目的 了解模型机中A和W寄存器结构、工作原理及其控制方法。

  3. 所属分类：讲义

    • 发布日期：2018-09-21
    • 文件大小：80kb
    • 提供者：qq_41331205

  1. 运算器实验

  2. 利用CPTH 实验仪的K16..K23 开关做为DBUS 数据，其它开关做为控制信号，将数据写累加器A和工作寄存器W，并用开关控制ALU的运算方式，实现运算器的功能

  3. 所属分类：嵌入式

  1. Counter.zipFPGA累加器

  2. FPGA累加器。 用D触发器（或74LS74）构成的4位二进制计数器（分频器） 1)建立波形文件，对所设计电路进行波形仿真。并记录Q0、Q1、Q2、Q3的状态。 2)对所设计电路进行器件编程。将CLK引脚连接到实验系统的单脉冲输出插孔，4位二进制计数器输出端Q0、Q1、Q2、Q3连接到LED显示灯，CLR、PRN端分别连接到实验系统两个开关的输出插孔。 3)由时钟CLK输入单脉冲，记录输入的脉冲数，同时观测 Q0、Q1、Q2、Q3对应LED显示灯的变化情况。

  3. 所属分类：硬件开发

    • 发布日期：2019-06-01
    • 文件大小：1mb
    • 提供者：sandalphon4869

  1. 报告（含程序）.docx

  2. 双向跑马灯实验+基于状态机实现的累加器实验 1、设计一个具有异步复位、时钟使能、可预置型的双向跑马灯系统，具体功能如下： （1）当按键KEY按下时，8路LED灯从左往右依次亮灯，每次只亮一个灯，亮灯间隔时间为1微秒； （2）当按键KEY弹起时，8路LED灯从右往左依次亮灯，每次只亮一个灯，亮灯间隔时间为1微秒； （3）具有异步复位功能，当复位信号nRST为0时，8路LED灯全灭； （4）具有时钟使能功能，当使能信号EN为1时，系统开始正常工作； （5）具有预置功能，当预置信号LOAD为1时，

  3. 所属分类：讲义

  1. 一种基于可变相位累加器的全数字锁相环

  2. 提出了一种具有可变相位累加器电路结构的新型全数字锁相环。采用EDA技术完成了对该系统的设计，利用ModelSim软件对所设计的电路进行了系统仿真实验，并进行了硬件实验验证。实验结果表明，含有可变相位累加器构成的全数字锁相环可拓展系统环路的锁相范围，提高锁相频率，降低系统总功耗，并且不会增加FPGA芯片内部的逻辑资源。由于该锁相环内部信号的传递是并行传输，故可大大提高系统的锁相速度。该锁相环能够作为功能模块嵌入进电子系统芯片中，可广泛应用于通信、电子测量和自动控制等领域。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：334kb
    • 提供者：weixin_38637983

  1. 3.11累加器实验.zip

  2. 这个压缩文件包括了单片机实验相关的文档代码等详细资料，主要基于UNO系列和Arduino平台，适合初学者参考学习

  3. 所属分类：硬件开发

    • 发布日期：2020-11-17
    • 文件大小：1mb
    • 提供者：yingzhudashu
« 12 3 »