注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于VHDL的编码器和译码器的设计

  2. 编码器与译码器是计算机电路中基本的器件，本课程设计采用EDA技术设计编码和译码器。编码器由八-三优先编码器作为实例代表，而译码器则包含三-八译码器和二-四译码器两个实例模块组成。课程设计采用硬件描述语言VHDL把电路按模块化方式进行设计，然后进行编程、时序仿真和分析等。课程设计结构简单，使用方便，具有一定的应用价值。

  3. 所属分类：嵌入式

    • 发布日期：2009-05-10
    • 文件大小：573kb
    • 提供者：qqatt070901

  1. huffmans编码、译码器

  2. huffmans编码、译码器.适用于数据结构，用c++语言

  3. 所属分类：其它

    • 发布日期：2009-06-20
    • 文件大小：4kb
    • 提供者：tanri1989

  1. 译码器及74HC138中文资料

  2. 译码器也称解码器，译码过程实际上是一种翻译过程,即编码的逆过程。译码器的输入是n位二值代码，输出是m个表征代码原意的状态信号（或另一种代码）。一般情况下有m小于等于2的n次方，即译码器输入线比输出线要少。译码器按其功能可分为三大类：

  3. 所属分类：专业指导

    • 发布日期：2009-10-15
    • 文件大小：79kb
    • 提供者：liuxiaolong2009

  1. ewb实验（编码器和译码器的ewb实验）

  2. ewb实验（编码器和译码器的ewb实验），完整的ewb仿真实验，有报告，有实验实例。。。

  3. 所属分类：嵌入式

    • 发布日期：2009-12-30
    • 文件大小：244kb
    • 提供者：nicholas8709

  1. RS编解码VERILOG实现

  2. RS 编码器，译码器，主要采用FPGA来实现软件使用verilog语言，从原理到硬件的实现，进行了功能仿真 以及板上调试，验证正确

  3. 所属分类：嵌入式

    • 发布日期：2010-01-26
    • 文件大小：1mb
    • 提供者：wylxh

  1. DPCM译码器的设计与仿真——使用MATLAB设计

  2. 本设计使用MATLAB采用m文件，实现对DPCM译码器的设计与仿真。为了调试和验证DPCM译码器的性能，根据DPCM的原理，在本程序设计中，设计了单独的DPCM发送端来产生差分脉冲信号。DPCM的发送端由信号发生器、抽样器、量化编码器和预测器四个组件组成。预测器的预测算法是整个DPCM的核心部分，算法越合理，误差就越小，恢复出来的波形就越接近于原来的波形，性能也就越好。最后接收端将量化编码的差分信号逆量化，还原成为信号幅度值，再通过一系列与发送端相反的逆运算将波形还原到与原信号波形相似的波形，

  3. 所属分类：其它

    • 发布日期：2010-02-01
    • 文件大小：605kb
    • 提供者：my1277867070

  1. 哈夫曼编码译码器实验报告（内附源代码）

  2. 哈夫曼编码译码器实验报告，内有源代码，vc++6.0写的

  3. 所属分类：C/C++

    • 发布日期：2011-12-27
    • 文件大小：421kb
    • 提供者：iver99

  1. 哈夫曼编码译码器

  2. 哈夫曼编译码器 是在Dev c++上实现的，包括了hafuman树的建立以及编码

  3. 所属分类：C/C++

    • 发布日期：2012-01-04
    • 文件大小：6kb
    • 提供者：wodewangbo

  1. 赫夫曼编译码器

  2. 赫夫曼编译码器，用于数据结构：掌握如何建立哈夫曼树。以及如何用利用带权哈夫曼树对字符进行编码，译码。

  3. 所属分类：C

    • 发布日期：2012-05-09
    • 文件大小：75kb
    • 提供者：marshaldyoung

  1. 第20章 曼彻斯特编码器与译码器设计.pdf

  2. 第20章 曼彻斯特编码器与译码器设计.pdf 曼彻斯特编码（Manchester Code），也叫做相位编码，是一个同步时钟编码技术，被物理层使用来编码一个同步位流的时钟和数据。曼彻斯特编码常用在以太网媒介系统中。

  3. 所属分类：嵌入式

    • 发布日期：2013-05-04
    • 文件大小：182kb
    • 提供者：hanweiwallywang

  1. 哈夫曼编码器 ，内部排序，源码+文档

  2. 哈夫曼编码器，漂亮的编码器，直接导入就可以运行，解码译码都有，还有一个就是基本的八大排序算法源码，运行过程，效率！都是我们课程设计的题目，包括详细的文档，希望可以给你帮助。

  3. 所属分类：Java

    • 发布日期：2013-11-08
    • 文件大小：585kb
    • 提供者：tian_ji_yun

  1. 维特比译码器

  2. 维特比译码器，卷积码编码器的译码，Matlab编写，亲测通过

  3. 所属分类：其它

    • 发布日期：2014-05-22
    • 文件大小：2kb
    • 提供者：stoneballking

  1. Proteus仿真—40个单片机初学程序.

  2. 1． 闪烁灯 1． 　实验任务 如图4.1.1所示：在P1.0端口上接一个发光二极管L1，使L1在不停地一亮一灭，一亮一灭的时间间隔为0.2秒。 2． 　电路原理图 图4.1.1 3． 　系统板上硬件连线 把“单片机系统”区域中的P1.0端口用导线连接到“八路发光二极管指示模块”区域中的L1端口上。 4． 　程序设计内容 （1）． 延时程序的设计方法 作为单片机的指令的执行的时间是很短，数量大微秒级，因此，我们要求的闪烁时间间隔为0.2秒，相对于微秒来说，相差太大，所以我们在执行某一指令时，插

  3. 所属分类：硬件开发

    • 发布日期：2009-04-13
    • 文件大小：5mb
    • 提供者：q123456qpf

  1. 5G-LDPC码编译码器设计与FPGA实现技术研究.pdf

  2. 5G-LDPC码编译码器设计与FPGA实现技术研究，根据5G LDPC 码校验矩阵的结构特性，结合常用编码算法中的单对角校验矩阵编码方法和双对角校验矩阵编码方法，设计了一种针对5G LDPC 码的双对角加单对角校验矩阵编码方法；

  3. 所属分类：电信

    • 发布日期：2020-06-04
    • 文件大小：2mb
    • 提供者：wuze2009032075

  1. EDA/PLD中的基于FPGA的RS（255，239）编译码器设计

  2. RS（Reed-Solomon）编码是一种具有较强纠错能力的多进制BCH编码，其既可纠正随机错误，又可纠正突发错误。RS编译码器广泛应用于通信和存储系统，为解决高速存储器中数据可靠性的问题，文中提出了RS编码的实现方法，并对编码进行了时序仿真。仿真结果表明，该译码器可实现良好的纠错功能。 　　RS（Reed-Solomon）码是差错控制领域中的一种重要线性分组码，既能纠正随机错误，又能纠正突发错误，且由于其出色的纠错能力，已被NASA、ESA、CCSDS等空间组织接受，用于空间信道纠错。本文研

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：354kb
    • 提供者：weixin_38729269

  1. 通信与网络中的集成编、译码器在水位检测中的应用

  2. 1.引言 　　用集成编、译码器组成的主从式有线测控系统的一般结构如图1所示，其基本工作原理是每个现场控制模块或探测模块上的译码器都可预先通过拨码开关设定一个固定的地址码（根据测控系统完成任务的不同，各模块地址可以是互相独立的，也可以是相同或局部相同的），计算机要检测或控制某个模块时，由嵌入在控制器中的编码器通过数据通讯总线向各现场模块发出相应的地址检测编码信号，各现场模块会同时接收到这一信号并与自己设定的译码信号进行比较判断，若某一模块的译码器被设定的地址码与数据通讯总线上接收到的地址码相同，

  3. 所属分类：其它

    • 发布日期：2020-11-18
    • 文件大小：159kb
    • 提供者：weixin_38542148

  1. 通信与网络中的高速Viterbi译码器的优化和实现

  2. 摘要：大约束度卷积码作为信道纠错编码在通信中得到了广泛的应用，而其相应的Viterbi译码器硬件复杂度大，限制了译码速度。分析了Viterbi译码器的结构，优化了各模块，合理地组织了存储器结构，简化了接口电路。用FPGA实现Viterbi译码器，提高了译码器速度。 关键词：卷积码 Viterbi译码 ACS 路径度量存储 FPGA实现Viterbi算法是一种基于最大后验概率的卷积译码算法，应用广泛。CDMA的IS-95标准和WCDMA 3 GPP标准将卷积码作为高速实时数据传输的信道纠错编

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：80kb
    • 提供者：weixin_38607282

  1. 单片机与DSP中的用TMS320C54X实现Vertibi译码器

  2. 摘要：主要介绍卷积编码器Vertibi译码器的基本原理。对用TMS320C54X DSP来实现Vertibi译码器中的两个主要环节——度量值更新和回溯，作了详细说明，并给出具体的实现程序。 关键词：Vertibi译码 TMS320C54X DSP 度量值 回溯 卷积编码引言随着差错控制编码理论的完善和数字电路技术的发展，信道编码已经成功地应用于各种通信系统中。其基本做法是：在发送端将被传输的信息序更上附加一些监督码元，这些多余的码元与信息序列之间以某种确定的规则相互约束；接收端按照既定的

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：102kb
    • 提供者：weixin_38530536

  1. 通信与网络中的利用FPGA实现基于RU算法编码器(LDPC编码器)的设计

  2. 引言 　　低密度奇偶校验（Low Density Parity Check Code，LDPC）码是一类具有稀疏校验矩阵的线性分组码，不仅有逼近Shannon限的良好性能，而且译码复杂度较低, 结构灵活，是近年信道编码领域的研究热点，目前已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域。LDPC码已成为第四代通信系统(4G)强有力的竞争者，而基于LDPC码的编码方案已经被下一代卫星数字视频广播标准DVB-S2采纳。 编码器实现指标分析 　　作为前向纠错系统的重要部分，设计高速

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：208kb
    • 提供者：weixin_38664532

  1. 显示译码器设计的步骤、技巧及分析

  2. 显示译码器是数字电子技术组合逻辑电路中一个很重要的器件，在数字电子技术应用中不可缺少，特别是在信息技术数字化的今天，其应用越来越广泛，但在组织开展科技创新和电子设计制作竞赛活动中，学生在设计制作抢答器、记分器、记时器等电子产品时，总是对如何准确设计出符合功能要求的显示译码器胸中无数，本文对此问题进行了分析与研究。 　　1 显示译码器的功能和种类 　　实现译码功能的逻辑电路就是译码器。译码是编码的逆过程，数字化系统中，任何信息或数据，无论是文字、数字，还是符号或图形，在监测、控制、传输时都要转

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：216kb
    • 提供者：weixin_38621365
« 12 3 4 5 6 7 8 9 10 ... 27 »