注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. PROE 自顶向下设计和布局

  2. 学习如何在自顶向下设计的环境下使用协调一致的设计技术来开发模型。也将学习如何使用“布局”，布局用于在自顶向下的设计环境中控制组件的设计意图。学习如何创建布局以及如何在布局中使用关系。

  3. 所属分类：专业指导

    • 发布日期：2009-05-05
    • 文件大小：1mb
    • 提供者：leizifox

  1. 类C语言编译器，基本上实现了主要功能的C语言语法，词法分析使用状态转移，语法使用LR（1）方法，自动生成ACTION和GOTO转移表。自顶向下的语法制导翻译，可以生成各种类型的表达式（包括布尔，算术，逻辑等等），循环中的while，选择中的

  2. 类C语言编译器，基本上实现了主要功能的C语言语法，词法分析使用状态转移，语法使用LR（1）方法，自动生成ACTION和GOTO转移表。自顶向下的语法制导翻译，可以生成各种类型的表达式（包括布尔，算术，逻辑等等），循环中的while，选择中的if else 和if等，功能比较强大，对于应付编译原理课程设计足足有余。此代码是本人课程设计的心血。

  3. 所属分类：C

    • 发布日期：2009-06-18
    • 文件大小：76kb
    • 提供者：fstyle

  1. 基于EDA技术模块化设计的数字秒表

  2. 该数字秒表基于EDA技术模块化设计，利用QuatusII软件进行编译，采用自顶向下的方法设计而成。提供全部源代码及工程文件，为学习QuatusII自顶向下方法的朋友提供参考。

  3. 所属分类：专业指导

    • 发布日期：2009-07-30
    • 文件大小：189kb
    • 提供者：tandesir

  1. 基于Desiger6.0的单片机最小系统板设计

  2. 该单片机最小系统板设计基于Desiger6.0，采用母图-子图的自顶向下的方法设计。该资源包含绘制单片机的全部库文件，利用手动布局和手动布线。经工业法制板实践将孔径设置为0.4mm,0.9mm,1.2mm,2.0mm,2.5mm，具体设置可以通过编辑/孔径编辑器完成。焊盘的大小设置也可为实际制作PCB板的朋友提供参考。本文件是本人学习工业法制板的源文件。 因为是自己花费了近一周制作，所以资源分高些。工业法制作双面板已编辑成文档，但由于未发表，不便公开，见谅！

  3. 所属分类：硬件开发

    • 发布日期：2009-07-30
    • 文件大小：350kb
    • 提供者：tandesir

  1. 《EDA技术》课程设计 多功能电子钟的设计

  2. 1．本课程设计的目的 （1） 掌握EDA技术及CPLD/FPGA的开发流程 （2） 掌握自顶向下的设计思想，， （3） 掌握实用电子钟的设计原理 （4） 掌握系统设计的分析方法 （5） 提高学生的科技论文写作能力。

  3. 所属分类：硬件开发

    • 发布日期：2009-12-16
    • 文件大小：382kb
    • 提供者：smw880127

  1. 用VHDL 自顶向下设计数字密码锁

  2. 摘　要: VHDL 非常适用于可编程逻辑器件的应用设计。尤其在大容量CPLD 和FPGA 的应用设计中,若采用以往的布尔方程或门级描述方式,很难快速有效地完成。VHDL 能提供高级语言结构,方便地描述大型电路,快速地完成设计。它支持设计单元库的创建,以存储设计中重复使用的元件。它是一种标准语言,它的设计描述可被不同的工具所支持,可用不同器件来实现。文中以数字密码锁的设计为实例,从方案的确定,各阶层的划分,VHDL的应用,介绍了VHDL 自顶向下的设计方法。

  3. 所属分类：硬件开发

    • 发布日期：2010-06-15
    • 文件大小：203kb
    • 提供者：levid3112

  1. EDA课程设计 数字钟的设计 自顶向下的设计

  2. EDA课程设计 数字钟的设计 自顶向下的设计

  3. 所属分类：电信

    • 发布日期：2011-05-27
    • 文件大小：173kb
    • 提供者：xingpao

  1. 自顶向下网络设计-读书笔记

  2. 针对网络设计，采用自顶向下的设计方式，为网络架构的设计提出了新思维

  3. 所属分类：系统集成

    • 发布日期：2018-12-20
    • 文件大小：16kb
    • 提供者：weixin_41550259

  1. MASH21Sigma-Delta调制器的自顶向下设计.pdf

  2. 用于sigma delta设计的设计方法，可以方便的进行sigma delta ADC的设计。利用这个方法加上matlab可以方便的进行设计。

  3. 所属分类：硬件开发

  1. 自顶向下方法在快速定量装车站设计的应用

  2. 针对装车站结构复杂,设计周期长的缺点,提出采用Solidworks软件对装车站进行自顶向下的设计方法。改变传统先零件后装配体的建模方式,采用自顶向下即先装配体后零部件的设计形式,使零部件参考装配体的结构尺寸进行布局和定位,定位和定形尺寸间相互关联,简化了设计参数,以满足装车站的快速设计、出图的要求。

  3. 所属分类：其它

    • 发布日期：2020-07-07
    • 文件大小：292kb
    • 提供者：weixin_38734506

  1. 基于VHDL语言的数字频率计的设计方案

  2. 本文提出了一种基于VHDL语言的数字频率计的设计方案，该方案通过采用自顶向下的设计方法，用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程，用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真，在FPGA上采用高频测频、低频测周、中间十分频转换的方法，设计出体积较小，性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：526kb
    • 提供者：weixin_38629976

  1. 基于SOPC的视频编解码IP核的设计

  2. 本文设计了基于SOPC的视频编解码控制器IP核，根据自顶向下的设计思想，将IP核进行层次功能划分，并对IP核的仿真验证，实现了视频信号的采集，分配，存储以及色度空间的转换。本IP核具有很好的移植性，可以方便的应用到以Nios II为核心的各种需要视频编解码控制器功能的嵌入式中。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：248kb
    • 提供者：weixin_38581777

  1. 基于FPGA与RS422的MⅢ总线转换板的设计与实现

  2. 采用Top-Down自顶向下的设计方法，并综合嵌入式可配置微处理器技术，来对系统进行模块化设计。顶层模块则采用图形设计方式，底层模块由VerilogHDL语言描述，并利用Quartus lI完成仿真及综合，然后在ALTERA公司的Cyclone II系列EP2C40芯片来实现。此设计提升了系统的处理速度和稳定性。降低了系统的功耗和成本。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：477kb
    • 提供者：weixin_38664159

  1. 基于FPGA的QDPSK调制器的设计与实现

  2. 摘要：介绍了QDPSK信号的优点，并分析了其实现原理，提出一种QDPSK高性能数字调制器的FPGA实现方案。采用自顶向下的设计思想，将系统分成串／并变换器、差分编码器、逻辑选相电路、四相载波发生器等4大模块，用原理图

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：312kb
    • 提供者：weixin_38711041

  1. 可编程微波炉控制器的设计

  2. 基于可编程逻辑器件EPM240T100C5，使用硬件描述语言VHDL，采用“自顶向下”的设计方法，编写一个微波炉控制器的芯片。介绍了微波炉控制器的设计思路与模块划分，应用Quartus II软件对每个模块和主程序分别进行了调试，并硬件下载到开发板上进行了模拟调试。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：292kb
    • 提供者：weixin_38663197

  1. 基于FPGA的八位RISC CPU的设计

  2. 从CPU的总体结构到局部功能的实现采用了自顶向下的设计方法和模块化的设计思想，利用Xilinx公司的Spartan II系列FPGA，设计实现了八位CPU软核。在FPGA内部不仅实现了CPU必需的算术逻辑器、寄存器堆、指令缓冲、跳转计数、指令集，而且针对FPGA内部的结构特点对设计进行了地址和数据的优化。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：140kb
    • 提供者：weixin_38571878

  1. 电子测量中的基于VHDL语言的数字频率计的设计方案

  2. 摘要：本文提出了一种基于VHDL语言的数字频率计的设计方案，该方案通过采用自顶向下的设计方法，用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程，用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真，在FPGA上采用高频测频、低频测周、中间十分频转换的方法，设计出体积较小，性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。 　　1.引言 　　数字频率计是通讯设备、计算机、电子产品等生产领域不可缺少的测量仪器。由于硬件设计的器件增加，使设计更加复杂

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：541kb
    • 提供者：weixin_38640985

  1. 基于FPGA的信号灯冲突检测电路的设计与实现

  2. 采用软件控制方式的道路交通信号机在死机时往往失去其绿冲突保护功能。根据“绿冲突矩阵”的检测原理，本文提出一种道路交通信号控制机的信号冲突检测方案，采用自顶向下的设计方法，通过FPGA实现系统的各个功能模块。该系统可以独立地检测绿灯信号冲突这种道路交通的异常情况，并能立即做出处理。仿真及实际测试结果表明，该系统时序分配与程序设计合理，工作稳定可靠，并能够提高信号机嵌入式系统的实时性。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：808kb
    • 提供者：weixin_38548231

  1. C++实现自顶向下的归并排序算法

  2. 本文实例讲述了C++实现自顶向下的归并排序算法。分享给大家供大家参考，具体如下： 一. 算法描述 自顶向下的归并排序：采用分治法进行自顶向下的程序设计方式，分治法的核心思想就是分解、求解、合并。 1. 先将长度为N的无序序列分割平均分割为两段 2. 然后分别对前半段进行归并排序、后半段进行归并排序 3. 最后再将排序好的前半段和后半段归并 过程（2）中进行递归求解，最终下图详细的分解了自顶向下的合并算法的实现过程： 二. 算法实现 /*============================

  3. 所属分类：其它

    • 发布日期：2020-12-31
    • 文件大小：86kb
    • 提供者：weixin_38600341

  1. 基于对话的日本学生英语呼叫系统中音素集设计的自顶向下方法

  2. 基于对话的日本学生英语呼叫系统中音素集设计的自顶向下方法

  3. 所属分类：其它

« 12 3 4 5 6 7 8 9 10 ... 20 »