注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于VerilogHDL的FIR数字滤波器设计与仿真

  2. 本文主要分析了FIR 数字滤波器的基本结构和硬件构成特点, 简要介绍了FIR 滤波器实现的方式优缺点; 结Altera 公司的Stratix 系列产品的特点, 以一个基于MAC 的8阶FIR 数字滤波器的设计为例, 给出了使用Verilog 硬件描述语言进行数字逻辑设计的过程和方法, 并且QuartusII 的集成开发环境下编写HDL 代码, 进行综合;QuartusII内部的仿真器对设计做脉冲响应仿真和验证。

  3. 所属分类：嵌入式

    • 发布日期：2009-05-18
    • 文件大小：133120
    • 提供者：xchust2006

  1. 设计与验证VerilogHDL.pdf

  2. VerilogHDL语法讲解集中，其中还有许多设计方法值得借鉴！

  3. 所属分类：专业指导

    • 发布日期：2009-12-07
    • 文件大小：14680064
    • 提供者：xiaorainer

  1. 北大Veirlog课件清华微电子所verilog课件《设计与验证VerilogHDL》源码实例 和 Verilog规范

  2. 北大的Veirlog课件（HDL语言，Verilog 词汇约定，Verilog中的高级结构，Verilog操作符，Verilog数据类型及逻辑系统，Verilog的可综合描述风格，存储器建模，行为建模）和清华微电子所verilog课件和《设计与验证VerilogHDL》源码实例 和 Verilog规范

  3. 所属分类：专业指导

    • 发布日期：2010-01-26
    • 文件大小：5242880
    • 提供者：colordrv

  1. 《设计与验证VerilogHDL》源码实例和Verilog规范

  2. 《设计与验证VerilogHDL》源码实例和Verilog规范..................................

  3. 所属分类：其它

    • 发布日期：2010-03-19
    • 文件大小：4194304
    • 提供者：hugine

  1. 《设计与验证veriloghdl》配套光盘

  2. 与《设计与验证veriloghdl》配套的光盘，内含全部源程序代码

  3. 所属分类：专业指导

    • 发布日期：2011-03-03
    • 文件大小：1048576
    • 提供者：sepathy

  1. 《设计与验证VerilogHDL》源码实例

  2. FPGA设计，VerilogHDL设计，源码打包，设计实例，详细全面

  3. 所属分类：硬件开发

    • 发布日期：2011-03-15
    • 文件大小：1048576
    • 提供者：yam011

  1. 《设计与验证VerilogHDL》源码实例 和 Verilog规范

  2. Verilog规范 IEEE standard Verilog HDL1364-2001

  3. 所属分类：硬件开发

    • 发布日期：2011-05-11
    • 文件大小：2097152
    • 提供者：myyolink

  1. 《设计与验证VerilogHDL》书中程序

  2. //以下是编译指令，定义时间单位和时间精度 `timescale 1ns / 100ps //以下是module名称, 端口列表 module HelloVlog ( Clock, Reset_n, A_in, B_in, Sel_in, A_xor_out, B_xor_out ); //以下是输入和输出端口声明 input Clock; input Reset_n; input [1:0] A_in; input [1:0] B_in; input Sel_in; ............

  3. 所属分类：嵌入式

    • 发布日期：2011-06-26
    • 文件大小：2097152
    • 提供者：yoray1

  1. 设计与验证VerilogHDL

  2. 设计与验证Verilog HDL 代码实例 详细讲解

  3. 所属分类：专业指导

    • 发布日期：2011-07-29
    • 文件大小：14680064
    • 提供者：oopbbs1

  1. 设计与验证VerilogHDL(清晰)

  2. 现在市场上关于 Verilog 的书籍大多数是介绍语法和建模的，没有真正体现出理论性与实用性的结合。针对这种情况，本工作室创作了本书。

  3. 所属分类：硬件开发

    • 发布日期：2011-08-13
    • 文件大小：14680064
    • 提供者：wolf0

  1. 《设计与验证VerilogHDL》源码实例

  2. 《设计与验证VerilogHDL》源码实例

  3. 所属分类：嵌入式

    • 发布日期：2012-08-27
    • 文件大小：5242880
    • 提供者：zhpg009

  1. 设计与验证：verilog HDL

  2. 本书以实例讲解的方式对hdl语言的设计方法进行介绍。全书共分9章，第1章至第3章主要介绍了veriloghdl语言的基本概念、设计流程、语法及建模方式等内容；第4章至第6章主要讨论如何合理地使用veriloghdl语言描述高性能的可综合电路；第7章和第8章重点介绍了如何编写测试激励以及verilog的仿真原理；第9章展望hdl语言的发展趋势。

  3. 所属分类：专业指导

    • 发布日期：2012-10-01
    • 文件大小：14680064
    • 提供者：wdz201206245

  1. FPGA精粹-设计与验证：VerilogHDL.rar

  2. FPGA精粹(fpgall.com)-设计与验证：Verilog+HDL(清晰带书签)，对于学习Verilog有帮助

  3. 所属分类：硬件开发

    • 发布日期：2013-07-12
    • 文件大小：11534336
    • 提供者：yaini

  1. VerilogHDL设计与验证

  2. 《设计与验证》以实例讲解的方式对HDL语言的设计方法进行介绍。全书共分9章，第1章至第3章主要介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等内容；第4章至第6章主要讨论如何合理地使用Verilog HDL语言描述高性能的可综合电路；第7章和第8章重点介绍了如何编写测试激励以及Verilog的仿真原理；第9章展望HDL语言的发展趋势。

  3. 所属分类：嵌入式

    • 发布日期：2015-05-26
    • 文件大小：13631488
    • 提供者：tjuefly

  1. 设计与验证：VerilogHDL（带书签）

  2. 资源名称：设计与验证：Verilog HDL(带书签）资源截图： 资源太大，传百度网盘了，链接在附件中，有需要的同学自取。

  3. 所属分类：其它

  1. 基于Verilog HDL的异步FIFO设计与实现

  2. 本文提出一种新颖的异步FIFO设计方案，它通过先比较读写地址并结合象限检测法产生异步的空/满标志，再把异步的空/满标志同步到相应的时钟域。通过仿真验证，该方法是稳定有效的。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：90112
    • 提供者：weixin_38692100

  1. 一种高速USB设备控制器IP核的设计与实现

  2. 摘要： 文章首先分析USB2.0 协议，然后介绍基于该协议的一种设备控制器IP 核设计实现，着重分析了设计中的几个问题并提出相应的解决方案，最后简单介绍了IP 核的系统验证。 　　1 引言 　　为了满足各种不同设备类型需求，USB2.0 规范在USB1.1 全速（12Mbps）及低速（1.5Mbps）的基础上增加了高速（480Mbps）传输速率，同时为了兼容USB1.x 规范，高速设备在全速信号环境中必须以全速正常工作，即能够在高/全速两种信号环境中正确地进行速率切换，这也加大了高速设备控制

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：355328
    • 提供者：weixin_38596267

  1. 基于Verilog HDL的FIR数字滤波器设计与仿真

  2. 本文主要分析了FIR数字滤波器的基本结构和硬件构成特点，简要介绍了FIR滤波器实现的方式优缺点；结合Altera公司的Stratix系列产品的特点，以一个基于MAC的8阶FIR数字滤波器的设计为例，给出了使用Verilog 硬件描述语言进行数字逻辑设计的过程和方法，并且在QuartusII的集成开发环境下编写HDL代码，进行综合；利用QuartusII内部的仿真器对设计做脉冲响应仿真和验证。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：150528
    • 提供者：weixin_38548421

  1. 单片机与DSP中的基于Verilog HDL的FIR数字滤波器设计与仿真

  2. 摘要：本文主要分析了FIR数字滤波器的基本结构和硬件构成特点，简要介绍了FIR滤波器实现的方式优缺点；结合Altera公司的Stratix系列产品的特点，以一个基于MAC的8阶FIR数字滤波器的设计为例，给出了使用Verilog 硬件描述语言进行数字逻辑设计的过程和方法，并且在QuartusII的集成开发环境下编写HDL代码，进行综合；利用QuartusII内部的仿真器对设计做脉冲响应仿真和验证       关键词：CPLD/FPGA  Verilog HDL  FIR  仿真      

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：197632
    • 提供者：weixin_38752074

  1. 基于Verilog HDL的SVPWM算法的设计与仿真

  2. 空间矢量脉宽调制算法是电压型逆变器控制方面的研究热点，广泛应用于三相电力系统中。基于硬件的FPGA/CPLD芯片能满足该算法对处理速度、实时性、可靠性较高的要求，本文利用Verilog HDL实现空间矢量脉宽调制算法，设计24矢量7段式的实现方法，对转速调节和转矩调节进行仿真，验证了设计的实现结果与预期相符。

  3. 所属分类：其它

    • 发布日期：2021-01-29
    • 文件大小：600064
    • 提供者：weixin_38726193
« 12 3 »