注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. JTAG边界扫描技术的研究

  2. ：JTAG是一种所谓的边界扫描技术，即IEEE1149.1。本文将对JTAG的工作原理及打印口工作原理作简要介绍。

  3. 所属分类：专业指导

    • 发布日期：2009-07-30
    • 文件大小：61kb
    • 提供者：triflejust

  1. 基于JTAG的边界扫描技术

  2. ｐｃｂ电路板的测试技术现在已经要求越来越高，针对ｊｔａｇ口的边界扫描技术是一种新技术

  3. 所属分类：硬件开发

    • 发布日期：2011-09-03
    • 文件大小：1mb
    • 提供者：zhuzj1014

  1. 关于FPGA等数字电路的边界扫描技术

  2. 学习边界扫描是必须的资料，有问题，可以联系我，我给你更多的资料

  3. 所属分类：硬件开发

    • 发布日期：2008-09-19
    • 文件大小：7mb
    • 提供者：donghongtao

  1. JTAG边界扫描技术的研究

  2. JTAG边界扫描技术的研究：JTAG是一种所谓的边界扫描技术，即IEEE1149.1。本文将对JTAG的工作原理及打印口工作原理作简要介绍。

  3. 所属分类：专业指导

    • 发布日期：2008-09-23
    • 文件大小：61kb
    • 提供者：qs1980227

  1. JTAG边界扫描技术

  2. JTAG边界扫描技术的说明文档资料。对进行相关开发的人是必须了解的。

  3. 所属分类：专业指导

    • 发布日期：2008-10-05
    • 文件大小：61kb
    • 提供者：lcf_lcf

  1. 边界扫描技术及应用

  2. 边界扫描技术越来越成熟，对于高集成电路的检测维修等提供便利

  3. 所属分类：电信

    • 发布日期：2015-07-02
    • 文件大小：131kb
    • 提供者：hero1168

  1. 边界扫描技术及其应用

  2. 该文介绍了边界扫描技术的来源以及在具体应用中的细节，是边界扫描技术开发者入门的资料。

  3. 所属分类：专业指导

    • 发布日期：2009-03-10
    • 文件大小：189kb
    • 提供者：zrf198899

  1. 边界扫描介绍.doc（边界扫描（Boundary Scan））

  2. 边界扫描的介绍，边界扫描与JTAG的关系“边界扫描（Boundary Scan）测试发展于上个世纪90年代，随着大规模集成电路的出现，印制电路板制造工艺向小，微，薄发展，传统的ICT 测试已经没有办法满足这类产品的测试要求。由于芯片的引脚多，元器件体积小，板的密度特别大，根本没有办法进行下探针测试。一种新的测试技术产生了，联合测试行为组织（Joint Test Action Group）简称JTAG 定义这种新的测试方法即边界扫描测试。”

  3. 所属分类：硬件开发

    • 发布日期：2019-10-12
    • 文件大小：858kb
    • 提供者：ygleeeon

  1. 边界扫描测试技术原理.ppt

  2. 1、了解边界扫描器件的基本结构； 2、了解边界扫描测试技术的原理； 3、了解边界扫描描述语言BSDL的基本格式； 4、了解边界扫描测试技术的主要应用； 5、了解边界扫描JTAG接口的设计规范；

  3. 所属分类：其它

    • 发布日期：2020-07-03
    • 文件大小：1mb
    • 提供者：liang_guo_MT

  1. 基于边界扫描技术的电路板可测性设计分析

  2. 本文以对一个目标板所作的测试工作为例，探讨了在把边界扫描机制引入电路设计的前提下，如何增加板级互连的故障诊断覆盖率。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：70kb
    • 提供者：weixin_38685455

  1. 基于USB 2.0的边界扫描控制器设计

  2. 随着超大规模集成电路（VLSI）、表面安装器件（SMD）、多层印制电路板（MPCB）等技术的发展，使得统一测控系统综合基带印制电路板上电路节点的物理可访问性正逐步恶化，电路和系统的可测试性急剧下降，常规测试面临挑战。通过研究VLSI芯片资料表明，大多数VLSI芯片都带边界扫描结构，如果将边界扫描技术应用到板级测试中，无疑将对电路板的连接故障和器件失效的准确诊断起到非常重要的作用。边界扫描测试主控系统是实现这一技术必不可少的硬件系统。从JTAG（Joint Test Action Group）提出

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：162kb
    • 提供者：weixin_38661087

  1. BSDL边界扫描语言

  2. 边界扫描是一个完善的测试技术。 边界扫描在自当联合测试行动组（JTAG）90年代初发明了一种解决方案来测试使用了许多新的印刷电路，正在开发和制造的地方几乎没有或根本没有测试探针板的物理访问。 一旦边界扫描成立后，下一步是制定一个标准的芯片供应商的模型边界扫描设备，工具供应商开发自动化工具，以及为最终用户创建的边界扫描测试的建模语言。 因此，边界扫描描述语言（BSDL）已建立。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：111kb
    • 提供者：weixin_38617413

  1. 基于广义特征分析与边界扫描技术的混合信号测试系统

  2. 分析了用于模数混合电路的边界扫描测试技术的工作机制对测试主控系统的功能需求，提出了一种基于微机的符合IEEE1149.4标准的混合信号边界扫描测试主控系统。所采用的广义特征分析法利用库函数映射的思想，将传统的各种故障字典进行统一描述。实践证明，该方法对模数混合电路的测试是行之有效的。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：125kb
    • 提供者：weixin_38609002

  1. 电子测量中的基于SOPC的便携式边界扫描故障诊断仪

  2. 边界扫描原理剖析  　　边界扫描技术的核心思想是在器件内部的核心逻辑与I/O引 脚之间插入的边界扫描单元，它在芯片正常工作时是“透明”的，不影响电路板的正常工作。各边界扫描单元以串行方式连接成扫描链，通过扫描输入端将测试矢量 以串行扫描的方式输入，对相应的引脚状态进行设定，实现测试矢量的加载；通过扫描输出端将系统的测试响应串行输出，进行数据分析与处理，完成电路系统的故 障诊断及定位，边界扫描测试原理示意图如图1所示。 　　边界扫描测试的物理基础是IEEE1149.1边界扫描测试总线和设计在器件内

  3. 所属分类：其它

    • 发布日期：2020-11-26
    • 文件大小：71kb
    • 提供者：weixin_38739900

  1. 电子测量中的基于边界扫描技术的混合信号测试系统

  2. 摘要：分析了用于模数混合电路的边界扫描测试技术的工作机制对测试主控系统的功能需求．提出了一种基于微机的符合IEEEll49.4标准的混合信号边界扫描测试主控系统。所采用的广义特征分析法利用库函数映射的思想，将传统的各种故障字典进行统一描述。实践证明，该方法对模数混合电路的测试是行之有效的。　　关键词：混合电路测试边界扫描广义特征分析主控系统 　　在所使用的集成电路中，有许多是将模拟信号作为输入，经传感器转变为数字信号进行处理或直接输出，或者以数字信号输入转变为模拟信号输出。这样的数模混合系统

  3. 所属分类：其它

    • 发布日期：2020-11-26
    • 文件大小：112kb
    • 提供者：weixin_38631960

  1. 基础电子中的边界扫描测试技术

  2. 扩展到系统级的基础结构是提供单点接入到多扫描链，以支持隔离的诊断能力。这可以用于CPLD和FPGA系统内配置的最佳化，以及编程闪存时存储器读/写周期的最佳化。 　　它也支持板到板内连测试(用于背投内连失效诊断)到端口连接器引脚级。另一个优点是在产品装运前提供系统测试，这包括固件检验和简化固件更新。 　　扩展边界扫描到系统级提供执行嵌入式测试结构(即器件级BIST)的基础结构，这可在EPGA、ASIC和SoC中实现。 　　另外，它提供单点接入能力来支持环境重点测试和精确的引脚级诊断。 　

  3. 所属分类：其它

    • 发布日期：2020-11-22
    • 文件大小：158kb
    • 提供者：weixin_38593738

  1. EDA/PLD中的基于边界扫描的EPM9320LC84电路板故障诊断

  2. 摘要：结合自适应算法、CX-TB导通测试算法以及二进制计数测试序列，给出了用软件控制EPM9320LC84边界扫描链路，以输出图形并采集引脚对图形的响应，然后通过比较输出测试图形与采集测试图形的差异实现芯片I／O引脚印刷电路板故障的诊断方法。该测试图形便于实现，测试方法快捷、通用性强，诊断结果准确，故障覆盖率高。文中在以ＰＣ机作为边界扫描测试向量生成和故障诊断的基础上，对单芯片——EPM9320LC84的印刷电路板故障诊断进行了一些讨论。 关键词：边界扫描；故障诊断；测试图形IEEE 11

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：83kb
    • 提供者：weixin_38681719

  1. 采用边界扫描法测试系统级芯片互连的信号完整性

  2. 互连中的信号完整性损耗对于数千兆赫兹高度复杂的SoC来说是非常关键的问题，因此经常在设计和测试中采用一些特殊的方法来解决这样的问题。本文介绍如何利用片上机制拓展JTAG标准使其包含互连的信号完整性测试，从而利用JTAG边界扫描架构测试高速系统级芯片(SoC)的互连上发生的时延破坏。 互连中的信号完整性损耗对于数千兆赫兹高度复杂的SoC来说是非常关键的问题，因此经常在设计和测试中采用一些特殊的方法来解决这样的问题。我们认为，完整性损耗(本文有时也称为完整性故障)是在电压失真(噪声)和时延破坏

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：107kb
    • 提供者：weixin_38547421

  1. 基于边界扫描技术的板级测试分析

  2. 随着支持IEEE1149.1标准的边界扫描芯片的广泛应用，传统的电路板测试方法如使用万用表、示波器"探针"，已不能满足板级测试的需求，相反一种基于板级测试的边界扫描技术得到了迅速发展。对边界扫描测试技术的原理进行了剖析，根据边界扫描测试系统的使用规则对板级测试方法进行了分析、提出了整体测试流程，最后在通用测试的基础上进行了二次开发，提出了提高电路板测试覆盖率的方法。

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：623kb
    • 提供者：weixin_38703968

  1. 基于边界扫描的电路板快速测试系统设计

  2. 摘要：本文设计了一套基于边界扫描的电路板快速测试系统,该系统利用计算机并行端口,通过适配器发送、接收测试向量,然后对采集数据进行分析,显示测试结果。本文主要介绍了该系统的硬件结构、软件思想和诊断策略。经实验,该系统能够为维修人员提供有力的支持。 　　1 引 言 　　随着电子技术的不断发展，电子设备中越来越多的使用大规模可编程数字逻辑器件，如 FPGA 等。这种器件的使用提高了电子设备的性能，增加了可靠性，但是与此同时复杂的逻 辑关系、细密的引脚也给设备的维修带来了巨大的压力。维修人员无法通过

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：211kb
    • 提供者：weixin_38651286
« 12 3 4 5 6 7 8 »