摘要：在L波段数字航空通信系统（L-DACS1 ）中，不同类型的数据采用不同速率传输，为了降低信道的噪声和畸变与多普勒频移的影响，采用具有良好差错控制能力的多速率卷积编码进行信道纠错.通过利用Verilog HDL硬件描述语言完成其FPGA实现与验证，测试结果表明多速率卷积编码器可以实时地调整码率，高效稳定地进行差错控制，满足L-DACS1 高速传输仍保持稳定的要求，并且用于实际项目中. 　　0 引言为了解决地-空的数据传输业务增长而带来的高通信速度要求和高宽带要求问题，国际民航组织（ICAO

摘要：在L波段数字航空通信系统（L-DACS1 ）中，不同类型的数据采用不同速率传输，为了降低信道的噪声和畸变与多普勒频移的影响，采用具有良好差错控制能力的多速率卷积编码进行信道纠错.通过利用Verilog HDL硬件描述语言完成其FPGA实现与验证，测试结果表明多速率卷积编码器可以实时地调整码率，高效稳定地进行差错控制，满足L-DACS1 高速传输仍保持稳定的要求，并且用于实际项目中. 　　0 引言为了解决地-空的数据传输业务增长而带来的高通信速度要求和高宽带要求问题，国际民航组织（ICAO