您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 四位ALU算术逻辑单元设计实验

  2. 一. 实验目的 1. 了解ALU(算术逻辑单元)的功能和使用方法; 2. 认识和掌握超前(并行)进位的设计方法; 3. 认识和掌握ALU的逻辑电路组成; 4. 认识和掌握ALU的设计方法。
  3. 所属分类:专业指导

    • 发布日期:2009-06-13
    • 文件大小:119kb
    • 提供者:Dylan_zb
  1. 触发器逻辑功能,有用

  2. 触发器是一种具有记忆功能的二进制信息存储器件,是构成各种时序电路的最基本逻辑单元。触发器的输出端通常标志为Q,多数集成触发器还有反相输出端
  3. 所属分类:专业指导

    • 发布日期:2009-10-07
    • 文件大小:348kb
    • 提供者:oldsixfifa
  1. 计算机组成原理实验1-四位ALU算术逻辑单元设计实验

  2. 一. 实验目的 1.了解ALU的功能和使用方法 2.认识和掌握超前进位的设计方法 3.认识和掌握ALU的逻辑电路组成 4.认识和掌握ALU的设计方法 二. 实验原理 从结构原理图上可推知,本实验中的ALU运算逻辑单元由4个一位的ALU运算逻辑单元组成。每位的ALU电路由全加器和函数发生器组成。事实上,是在全加器的基础上,对全加器功能的扩展来实现符合要求的多种算术/逻辑运算的功能。为了实验多种功能的运算,An、Bn数据是不能直接与全加器相连接的,它们受到功能变量F3—F1的制约,由此,可由An、
  3. 所属分类:C

    • 发布日期:2009-12-10
    • 文件大小:403kb
    • 提供者:L416116256
  1. 基于VHDL语言的4位算术逻辑单元(ALU)的设计

  2. ALU的算数运算主要以加、减法为主,至于乘法、除法则可用“移位”配合“加法”的方法加以处理,即可完成运算。虽然逻辑运算的种类很多,但实际上ALU中的逻辑电路单元通常只处理AND、OR、XOR、NOT这四种运算,其它的各种逻辑运算都可以由布尔代数化简,只需用AND、OR、XOR、NOT这四种运算便可完成。
  3. 所属分类:专业指导

    • 发布日期:2010-01-05
    • 文件大小:56kb
    • 提供者:wzl880820
  1. 4位算术逻辑单元(ALU)的设计

  2. LU的算数运算主要以加、减法为主,至于乘法、除法则可用“移位”配合“加法”的方法加以处理,即可完成运算。虽然逻辑运算的种类很多,但实际上ALU中的逻辑电路单元通常只处理AND、OR、XOR、NOT这四种运算,其它的各种逻辑运算都可以由布尔代数化简,只需用AND、OR、XOR、NOT这四种运算便可完成。最后,将算术单元电路和逻辑单元电路组合起来,成为功能完整的算术逻辑单元。具体框图如下图所示:
  3. 所属分类:专业指导

    • 发布日期:2010-01-08
    • 文件大小:59kb
    • 提供者:yinheng1314
  1. 基于VHDL算术逻辑单元设计

  2. 算术逻辑单元设计,采用VHDL语言,可以参考下
  3. 所属分类:其它

    • 发布日期:2011-05-30
    • 文件大小:181kb
    • 提供者:liml0326
  1. EDA 算术逻辑单元ALU设计

  2. EDA 算术逻辑单元ALU设计 超前进位加法减法器 设计思路 VHD代码 注释仿真
  3. 所属分类:硬件开发

    • 发布日期:2011-07-16
    • 文件大小:163kb
    • 提供者:watchen
  1. Cyclone IV器件的逻辑单元和逻辑阵

  2. Cyclone IV器件的逻辑单元和逻辑阵
  3. 所属分类:硬件开发

    • 发布日期:2014-08-26
    • 文件大小:341kb
    • 提供者:doufuxiaogui
  1. 算术逻辑单元ALU的VHDL代码

  2. 完整的算术逻辑单元(ALU)的 VHDL 代码! 包含其testbench代码!
  3. 所属分类:硬件开发

    • 发布日期:2015-02-03
    • 文件大小:14kb
    • 提供者:pbw1994
  1. Xilinx和Altera-FPGA的基本逻辑单元对比

  2. Xilinx和Altera-FPGA的基本逻辑单元对比,内有举例说明。
  3. 所属分类:硬件开发

    • 发布日期:2017-08-15
    • 文件大小:449kb
    • 提供者:pieces_thinking
  1. FPGA_verilog如何写代码减少逻辑单元使用数量.pdf

  2. FPGA_verilog如何写代码减少逻辑单元使用数量.pdf (414.97 KB, 下载次数: 53 ) 非常好的一些编程心得。 如何
  3. 所属分类:硬件开发

    • 发布日期:2019-09-03
    • 文件大小:415kb
    • 提供者:drjiachen
  1. 所见即所得之逻辑单元端口取反结构实例分析

  2. 在FPGA TDC设计的时候遇到一个问题,即逻辑单元的输入端口似乎被取反了。
  3. 所属分类:其它

    • 发布日期:2020-07-25
    • 文件大小:42kb
    • 提供者:weixin_38609002
  1. FPGA的逻辑单元与门是什么对应关系

  2. 一般而言FPGA等效门数的计算方法有两种,一是把FPGA基本单元(如LUT+FF,ESB/BRAM)和实现相同功能的标准门阵列比较,门阵列中包含 的门数即为该FPGA基本单元的等效门数,然后乘以基本单元的数目就可以得到FPGA门数估计值;二是分别用FPGA和标准门阵列实现相同的功能,从中统 计出FPGA的等效门数,这种方法比较多的依赖于经验数据。
  3. 所属分类:其它

    • 发布日期:2020-08-09
    • 文件大小:49kb
    • 提供者:weixin_38697808
  1. 基于BIST的FPGA逻辑单元测试方法

  2. 给出了一种基于内建自测(BIST)的测试现场可编程门阵列(FPGA)逻辑单元的方法,讨论了测试的配置结构、故障覆盖率和测试中出现的问题及解决办法。实验表明,该测试方法具有所需测试向量少、故障覆盖率高、简便适用等优点。
  3. 所属分类:其它

    • 发布日期:2020-08-26
    • 文件大小:182kb
    • 提供者:weixin_38587705
  1. EDA/PLD中的Altera Stratix IV E FPGA开发套件具530K逻辑单元FPGA

  2. Altera公司日前宣布推出其面向 Stratix IV FPGA 的最新开发套件。Stratix IV E FPGA 开发套件具有业界最高密度、最高性能的 FPGA。该套件为用户提供了全面的设计环境,其中包括迅速开始其高密度原型产品设计所需的硬件和软件。   Stratix IV E FPGA 开发套件基于高性能、高密度的 Stratix IV EP4SE530 FPGA。该 FPGA 具有 530K 逻辑单元 (LE),比当前市场上同类竞争产品的 FPGA 性能平均高 25%。Strati
  3. 所属分类:其它

    • 发布日期:2020-11-09
    • 文件大小:43kb
    • 提供者:weixin_38641339
  1. EDA/PLD中的基于BIST的FPGA逻辑单元测试方法

  2. 摘 要:给出了一种基于内建自测(BIST)的测试现场可编程门阵列(FPGA)逻辑单元的方法,讨论了测试的配置结构、故障覆盖率和测试中出现的问题及解决办法。实验表明,该测试方法具有所需测试向量少、故障覆盖率高、简便适用等优点。   关键词:现场可编程门阵列;内建自测;响应检验电路;测试       引    言   现场可编程门阵列FPGA(Field ProgrammableGate Array)是一种新型器件,它将门阵列的通用结构与现场可编程的特性结合于一体,因而受到广泛关注。FPGA 测试中
  3. 所属分类:其它

    • 发布日期:2020-12-07
    • 文件大小:188kb
    • 提供者:weixin_38710781
  1. FPGA-LPLIB_ALU:具有算术和逻辑单元(例如加法器,计数器,lfsr,移位器和通用alu块)的VHDL设计存储库-源码

  2. FPGA-LPLIB_ALU 具有算术和逻辑单元(例如加法器,计数器,lfsr,移位器和通用alu模块)的VHDL设计存储库。 目录 hdl/包含用于FPGA设计和测试平台的VHDL源。 list/包含* .lst文件,其中包含要编译的源路径。 用于Aldec Riviera-PRO,HDL模拟器的rundir_riviera/ rundir。 scr ipt_bash/通用bash脚本实用程序。 图书馆 lib.lplib_alu.lst lib.lplib_alu_verif.ls
  3. 所属分类:其它

    • 发布日期:2021-02-08
    • 文件大小:29kb
    • 提供者:weixin_42108054
  1. 实验四 算术逻辑单元实验.circ

  2. 实验四 算术逻辑单元实验.circ
  3. 所属分类:讲义

    • 发布日期:2021-01-23
    • 文件大小:43kb
    • 提供者:m0_51168389
  1. 基于BIST的FPGA逻辑单元测试方法

  2. 摘 要:给出了一种基于内建自测(BIST)的测试现场可编程门阵列(FPGA)逻辑单元的方法,讨论了测试的配置结构、故障覆盖率和测试中出现的问题及解决办法。实验表明,该测试方法具有所需测试向量少、故障覆盖率高、简便适用等优点。   关键词:现场可编程门阵列;内建自测;响应检验电路;测试       引    言   现场可编程门阵列FPGA(Field ProgrammableGate Array)是一种新型器件,它将门阵列的通用结构与现场可编程的特性结合于一体,因而受到广泛关注。FPGA 测试中
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:183kb
    • 提供者:weixin_38654415
  1. Altera Stratix IV E FPGA开发套件具530K逻辑单元FPGA

  2. Altera公司日前宣布推出其面向 Stratix IV FPGA 的开发套件。Stratix IV E FPGA 开发套件具有业界密度、性能的 FPGA。该套件为用户提供了全面的设计环境,其中包括迅速开始其高密度原型产品设计所需的硬件和软件。   Stratix IV E FPGA 开发套件基于高性能、高密度的 Stratix IV EP4SE530 FPGA。该 FPGA 具有 530K 逻辑单元 (LE),比当前市场上同类竞争产品的 FPGA 性能平均高 25%。Stratix IV E
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:42kb
    • 提供者:weixin_38752830
« 12 3 4 5 6 7 8 9 10 ... 50 »