注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 单片数字锁相倍频电路的设计与实现

  2. 这是一篇关于数字锁相倍频电路设计的论文。比较详细，有用的很啊！

  3. 所属分类：专业指导

    • 发布日期：2009-07-17
    • 文件大小：119kb
    • 提供者：hxfcm1234

  1. 一种实用的利用锁相环实现的倍频电路

  2. 一种实用的利用锁相环实现的倍频电路 一种实用的利用锁相环实现的倍频电路

  3. 所属分类：硬件开发

    • 发布日期：2011-04-06
    • 文件大小：327kb
    • 提供者：Augusdi

  1. 基于FPGA的光电编码器四倍频电路设计

  2. 基于FPGA的光电编码器四倍频电路设计,采用锁相环技术

  3. 所属分类：硬件开发

    • 发布日期：2011-04-24
    • 文件大小：1mb
    • 提供者：duguke2010

  1. 锁相倍频电路

  2. 锁相倍频电路，非常实用的电路设计，适合与新手。

  3. 所属分类：其它

    • 发布日期：2012-08-30
    • 文件大小：312kb
    • 提供者：chinapirate

  1. 锁相环CD4046实现信号90度移相电路原理图

  2. 利用锁相环进行四倍频，然后取倍频信号与原型号相异或，即可得到与原信号相差90度相位的信号。本图提供了具体芯片和，电容电阻值。本图绝对原创，经本人及同行的实践使用证明，原电路正确无误，适合为锁相放大器提供两路正交信号。

  3. 所属分类：电信

    • 发布日期：2013-12-08
    • 文件大小：18kb
    • 提供者：nick_cug

  1. FPGA内全数字延时锁相环的设计

  2. 现场可编程门阵YSJ(FPGA)的发展已经有二十多年，从最初的1200门发展到了 目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、 消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟 偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟， 减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其 各自又分为数字设计和模拟设计。虽然用模拟的方法实

  3. 所属分类：硬件开发

    • 发布日期：2018-01-10
    • 文件大小：2mb
    • 提供者：drjiachen

  1. 锁相环ADF5355的使用经验

  2. 这个芯片是一个很好的信号发生器的应用，频率范围宽，外围电路少，体积小等优点，但使用起来技术难度也比较大，因为带宽比较宽，外围电路处理不好相噪就很差，还有就是采用分频，倍频处理方式，多次谐波也比较多。

  3. 所属分类：硬件开发

    • 发布日期：2018-02-09
    • 文件大小：1mb
    • 提供者：gezi0

  1. 128倍锁相倍频电路

  2. 交流硬件同步采样，128倍锁相倍频电路，输出可作为AD的采样脉冲

  3. 所属分类：硬件开发

    • 发布日期：2013-07-26
    • 文件大小：54kb
    • 提供者：changdkai

  1. 锁相倍频电路 128倍频

  2. 锁相倍频电路，实现交流同步采样，倍频信号触发AD采集，保证了一周期内采集128个点

  3. 所属分类：硬件开发

    • 发布日期：2013-07-26
    • 文件大小：54kb
    • 提供者：changdkai

  1. EDA/PLD中的应用于倍频电路的预置可逆分频器设计

  2. 摘要：首先分析了应用于倍频电路的预置可逆分频器的工作原理，推导了触发器的驱动函数。 　　并建立了基于simulink 和FPGA 的分频器模型，实验结果表明分频器可以实现预置模和可逆分频功能，满足倍频电路需要。 　　1. 前言 　　锁相环是倍频电路的主要实现方式，直接决定倍频的成败。传统的锁相环各个部件都是由模拟电路实现的，随着数字技术的发展，全数字锁相环逐步发展起来，全数字锁相环的环路部件全部数字化，通常由数字鉴相器、数字环路滤波器、压控振荡器以及分频器组成，全数字锁相环中的分频器要求模

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：606kb
    • 提供者：weixin_38705640

  1. 应用于倍频电路的预置可逆分频器设计

  2. 锁相环是倍频电路的主要实现方式，直接决定倍频的成败。传统的锁相环各个部件都是由模拟电路实现的，随着数字技术的发展，全数字锁相环逐步发展起来，全数字锁相环的环路部件全部数字化，通常由数字鉴相器、数字环路滤波器、压控振荡器以及分频器组成，全数字锁相环中的分频器要求模可预置且可根据实际需要进行可逆分频[2]。由于现有的电路均不能满足上述要求，本文首先采用simuink 和FPGA 开发了应用于倍频电路的变模可逆分频器。

  3. 所属分类：其它

  1. 滤波器中的基于谐波混频的微波低相噪锁相设计

  2. 摘要：该设计通过谐波混频的方式实现常规分频式锁相环所难以实现的低相噪指标。在理论分析的基础之上，提出微波低相噪锁相环设计方案，制定实际电路结构，通过对电路的调试达到在5．5 GHz频点输出-111．30 dBc／Hz10 kHz的相噪指标和-67．33 dBc的杂散指标。验证了通过谐波混频的方式实现微波低相噪锁相的可行性。 关键词：低相噪；谐波混频；锁相源；杂散指标引言          众所周知锁相环的环路带宽以内的相位噪声主要由晶体振荡器经过倍频恶化后的相位噪声与鉴相器引入的相位噪声共同

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：133kb
    • 提供者：weixin_38601364

  1. 模拟技术中的改进型CMOS电荷泵锁相环电路的应用设计

  2. 导读：本文首先介绍了锁相环系统的工作原理，其次重点分析了传统电荷泵电路存在的一些不理想因素，并在此基础上，提出了一种改进型的电荷泵电路，减小了锁相环的相位误差。此外，通过设计倍频控制模块，扩大了锁相环的锁频范围。 　　本文设计了一种宽频率范围的CMOS锁相环（PLL）电路，通过提高电荷泵电路的电流镜镜像精度和增加开关噪声抵消电路，有效地改善了传统电路中由于电流失配、电荷共享、时钟馈通等导致的相位偏差问题。 　　设计了一种倍频控制单元，通过编程锁频倍数和压控振荡器延迟单元的跨导，有效扩展了锁相

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：315kb
    • 提供者：weixin_38673909

  1. 单片机与DSP中的有源电力滤波器中锁相倍频电路的实现

  2. 有源电力滤波器（Active Power Filter, APF）是一种动态抑制谐波和补偿无功的电力电子装置。锁相倍频电路是有源电力滤波器谐波检测模块的重要组成部分，它的稳定性对有源电力滤波器快速响应起到了关键的作用。供电系统的信号频率随负载的变化在较大的范围内变化，为实现准确的信号采样，DSP必须准确的知道当前信号的频率，确保采样频率与信号频率保持一致。锁相倍频电路就是将一个完整的周期等分成N份，作为DSP的采样信号。 　　1 锁相倍频电路的原理 　　锁相倍频电路能否实时稳定的输出12.8

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：169kb
    • 提供者：weixin_38590309

  1. EDA/PLD中的基于全数字锁相环的设计

  2. 本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，最后对一些有关的问题进行了讨论。关键词：全数字锁相环；DPLL；FSK；FPGA 引言　　锁相环(PLL)技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影

  3. 所属分类：其它

    • 发布日期：2020-11-24
    • 文件大小：77kb
    • 提供者：weixin_38717171

  1. RFID技术中的松下推出集成了射频电路及微计算机的单片LSI

  2. 松下公司推出一种超小型低功率无线模块，可将射频电路和微计算机集成到单片CMOS LSI芯片中。这是首个采用400MHz频带低功率无线技术实现的产品。 　　该单芯片大小为12×16×1.3mm，体积为0.25cc，其中不包括新开发的高效天线。与GB-E01相比，该器件的外部元件数量减少了75%，从而减少了器件尺寸，降低生产成本。 　　该芯片采用高速锁相环(PLL)技术和高速处理技术，使射频信号检测时间缩短为3ms，模块每三秒钟将检测一次射频波。没有检测到外来信号时，它将降低待机期间的平均电

  3. 所属分类：其它

    • 发布日期：2020-12-01
    • 文件大小：37kb
    • 提供者：weixin_38575536

  1. 采用AT89C2051单片机的单片锁相倍频电路设计

  2. 采用AT89C2051单片机的单片锁相倍频电路设计、电子技术,开发板制作交流

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：180kb
    • 提供者：weixin_38611230

  1. 基于PLL倍频电路的设计与实现

  2. 锁相环由于其高集成度、良好的相位噪声和杂散特性，广泛的应用于通信、导航及遥测等领域。对于锁相环频率合成器，环路滤波器的设计对整个系统的性能起着决定性的影响。基于铷原子钟微波源的需求，文章利用锁相环技术设计了倍频电路。首先论述了锁相环的基本原理和环路滤波器的参数设计方法，然后利用ADS软件对锁相环的环路滤波器进行了设计和仿真。最后，将设计的环路滤波器应用于实际电路，并给出了测试结果。

  3. 所属分类：其它

  1. 一种全新的以FPGA为基础的全新锁相倍频系统方案设计

  2. 随着数字时代的到来，越来越多的领域采用集成电路来设计电路，FPGA/CPLD等EDA设计更为广大硬件工程师所接受。其模块化设计为设计人员带来了很多方便，节约了系统的开发时间，使设计人员只需要调用这些模块或者IP核，然后组合起来就可以实现一个简单的功能。全数字锁相环（DPLL）就是其中一个典型的例子。然而DPLL在应用时存在很多缺陷，例如锁相时间长、捕捉带窄等。为了避免这些缺点，本文设计了一种全新的相位跟踪倍频系统，有效地改善了DPLL的这些指标，并在项目中得到了良好的应用。 　

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：85kb
    • 提供者：weixin_38705788

  1. 应用于倍频电路的预置可逆分频器设计

  2. 摘要：首先分析了应用于倍频电路的预置可逆分频器的工作原理，推导了触发器的驱动函数。 　　并建立了基于simulink 和FPGA 的分频器模型，实验结果表明分频器可以实现预置模和可逆分频功能，满足倍频电路需要。 　　1. 前言 　　锁相环是倍频电路的主要实现方式，直接决定倍频的成败。传统的锁相环各个部件都是由模拟电路实现的，随着数字技术的发展，全数字锁相环逐步发展起来，全数字锁相环的环路部件全部数字化，通常由数字鉴相器、数字环路滤波器、压控振荡器以及分频器组成，全数字锁相环中的分频器要求模

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：786kb
    • 提供者：weixin_38748740
« 12 3 4 5 »