注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 一种基于改进锁相环系统的电能质量扰动检测方法

  2. 提出了一种基于改进锁相环（PLL）系统的电能质量扰动检测方法。该改进PLL系统是一个稳定的相位反馈控制系统，产生的多个输出信号可用于多种电能质量扰动的检测，而且对于检测系统的内部参数和电力系统频率的变化是鲁棒的。在叙述了它的基本特性以及电能质量扰动检测的基本原理后，重点阐述了该系统对多种电能质量扰动检测的实现，包括谐波、电压波动、频率偏差、电压下跌、电压上升、过电压、欠电压、瞬时脉冲、低频、高频振荡和无功功率等进行检测和分析，并为此做了大量的计算机仿真。仿真结果证明了结论的正确性，

  3. 所属分类：嵌入式

    • 发布日期：2009-06-05
    • 文件大小：503808
    • 提供者：kangjia008

  1. 锁相环（PLL）系统，鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF

  2. 锁相环技术原理 锁相环（PLL）系统，鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）

  3. 所属分类：C++

    • 发布日期：2009-08-13
    • 文件大小：553984
    • 提供者：hu10900

  1. 锁相环(PLL)原理

  2. 一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成

  3. 所属分类：嵌入式

    • 发布日期：2011-06-04
    • 文件大小：300032
    • 提供者：manche1999

  1. PLL原理讲义 一个典型的锁相环（PLL）系统

  2. 一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成，如图1， 从表1可知，如果输入端A和B分别送 2π 入占空比为50%的信号波形，则当两者 存在相位差θ时，输出端F的波形的 占空比与θ有关，见图3。将F输出波 形通过积分器平滑，则积分器输出波形 的平均值，它同样与θ有关，这样，我 们就可以利用异或门来进行相位到电压 θ 的转换，构成相位检出电路。于是经积 图3 分器积分后的平均值（直流分量）为： U U = Vdd * θ/

  3. 所属分类：其它

  1. 数字锁相环及其FPGA的实现

  2. 锁相环 (PLL) 的理论与研究日趋完善，应用范围遍及整个电子技术领域，如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。 随着集成电路技术的发展，集成锁相环和数字锁相环技术日趋成熟，不仅能够制成频率较高的单片集成锁相环路，还可以把整个系统集成到一个芯片上去，实现所谓的片上系统 SOC 。 因此，可以把全数字锁相环路 (ADPLL) 作为一个功能模块嵌入 SOC ，构成片内锁相环。这里在简单介绍片内全数字锁相环系列结构的同时，给出一种智能控制捕获范围中全数字锁相环（ ADP

  3. 所属分类：专业指导

    • 发布日期：2015-12-13
    • 文件大小：394240
    • 提供者：qq_33364719

  1. 3--锁相环基本原理.pdf

  2. 锁相环基本原理介绍。一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成。介绍了使用4046B测试PLL参数等试验。

  3. 所属分类：电信

    • 发布日期：2019-12-29
    • 文件大小：441344
    • 提供者：kkg89

  1. 如何根据数据表规格算出锁相环（PLL）中的相位噪声

  2. 也许你也会跟我一样认为典型数据表中的某些规格难以理解，这是因为其中涵盖了一些你不太熟悉的隐含惯例。对许多RF系统工程师而言，其中一种规格便是锁相环（PLL）中的相位噪声。

  3. 所属分类：其它

    • 发布日期：2020-07-16
    • 文件大小：113664
    • 提供者：weixin_38604653

  1. 锁相环（PLL）的电源管理设计

  2. 锁相环（PLL）是现代通信系统的基本构建模块PLLs通常用在无线电接收机或发射机中，主要提供“本振”（LO）功能；也可用于时钟信号分配和降噪，而且越来越多地用作高采样速率模数或数模转换的时钟源。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：401408
    • 提供者：weixin_38544152

  1. 模拟技术中的改进型CMOS电荷泵锁相环电路的应用设计

  2. 导读：本文首先介绍了锁相环系统的工作原理，其次重点分析了传统电荷泵电路存在的一些不理想因素，并在此基础上，提出了一种改进型的电荷泵电路，减小了锁相环的相位误差。此外，通过设计倍频控制模块，扩大了锁相环的锁频范围。 　　本文设计了一种宽频率范围的CMOS锁相环（PLL）电路，通过提高电荷泵电路的电流镜镜像精度和增加开关噪声抵消电路，有效地改善了传统电路中由于电流失配、电荷共享、时钟馈通等导致的相位偏差问题。 　　设计了一种倍频控制单元，通过编程锁频倍数和压控振荡器延迟单元的跨导，有效扩展了锁相

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：322560
    • 提供者：weixin_38673909

  1. ADI发布三款全新的锁相环（PLL）器件

  2. 导读：Analog Devices, Inc. 近日发布三款全新的锁相环（PLL）器件ADF5355/ADF4355-2/ADF4155. 　　其中一款具有业界最宽的频率覆盖范围和最低的压控振荡器（VCO）相位噪声，且在单个器件中实现这些性能。ADF5355 PLL具有同类最宽的55 MHz至14 GHz频谱范围；而ADF4355-2 PLL的频谱范围为55 MHz至4.4 GHz.这些器件可供需要单片高性能宽带频率合成器的RF和微波通信系统设计人员使用。这两款PLL均集成超低相位噪声VCO,

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：155648
    • 提供者：weixin_38718307

  1. 基于压控振荡器（VCO）的高性能锁相环（PLL）设计

  2. “锁相环”(PLL)是现代通信系统的基本构建模块。PLL通常用在无线电接收机或发射机中，主要提供“本振”(LO)功能；也可用于时钟信号分配和降噪，而且越来越多地用作高采样速率模数(A/D)转换的时钟源。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：376832
    • 提供者：weixin_38746166

  1. 模拟技术中的基于一种实现快速锁定的锁相环的研究

  2. 摘要：本文对电荷泵型锁相环（CPPLL）结构里传统的固定电荷泵电流模式进行了改进，有效减少了锁相环系统的锁定时间。本文提出的PLL设计，在0.6μm标准CMOS工艺、3.3V工作电压下，使用应用广泛的高速鉴频鉴相器(TSPC)结构、差分电荷泵电路实现。经过Spectre仿真，改进后的锁相环锁定时间减少为改进前时的1/2。 　　1 引言 　　锁相环（PLL）是模拟电路中的一个重要模块，本文研究的是广泛使用的电荷泵型锁相环（CPPLL）。锁相环电路通过比较参考输入和输出反馈信号的频率/相位，并将

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：227328
    • 提供者：weixin_38589774

  1. IDT 可编程多锁相环时钟生成器新

  2. IDT近日推出可编程多锁相环时钟生成器新系列。该产品弥补了基于EEPROM平台的前期IDT可编程时钟的不足，采用了先进的多锁相环（PLL）架构，整合了多功能。兼容JTAG的IEEE 1149.1a接口计时设备迎合了设计者和制造商的需求。缘于该可编程时钟生成器新系列产品的高性能，使得其能广泛应用于通讯、数字消费及工业市场。 该产品采用的创新3相PLL架构包括超高预分频器、乘法器及VCO达1GHz的输出分路器，3相PLL设计使得其能从单一的输入频率生成任何比率的频率。两组内部PLL均包括了可选扩频

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：45056
    • 提供者：weixin_38745003

  1. RFID技术中的如何调试锁相环频率合成器 (图)

  2. 引言---无线电系统会因为各种各样的原因而采用基于锁相环（PLL）技术的频率合成器。PLL的好处包括：（1）易于集成到IC中。（2）无线信道间隔中的灵活性。（3）可获得高性能。（4）频率合成器外形尺寸较小。---本文向读者介绍PLL应用中颇具价值的注意事项和使用技巧。 PLL概述---简单的PLL由频率基准、相位检波器、电荷泵、环路滤波器和压控振荡器（VCO）组成。基于PLL技术的频率合成器将增加两个分频器：一个用于降低基准频率，另一个则用于对VCO进行分频。而且，将相位检波器和电荷泵组合在

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：118784
    • 提供者：weixin_38628243

  1. ADI发布三款全新的锁相环（PLL）器件

  2. 导读：Analog Devices, Inc. 近日发布三款全新的锁相环（PLL）器件ADF5355/ADF4355-2/ADF4155. 　　其中一款具有业界宽的频率覆盖范围和的压控振荡器（VCO）相位噪声，且在单个器件中实现这些性能。ADF5355 PLL具有同类宽的55 MHz至14 GHz频谱范围；而ADF4355-2 PLL的频谱范围为55 MHz至4.4 GHz.这些器件可供需要单片高性能宽带频率合成器的RF和微波通信系统设计人员使用。这两款PLL均集成超低相位噪声VCO,6 GH

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：160768
    • 提供者：weixin_38614812

  1. 如何根据数据表规格算出锁相环（PLL）中的相位噪声

  2. 也许你也会跟我一样认为典型数据表中的某些规格难以理解，这是因为其中涵盖了一些你不太熟悉的隐含惯例。对许多RF系统工程师而言，其中一种规格便是锁相环(PLL)中的相位噪声。当信号源被用作本机振荡器(LO)或高速时钟时，相位噪声性能对满足系统要求起到了重要作用。初从数据表中推断出该规格时似乎就像一个独立的项目。下面我来讲解一下如何通过读取PLL的相位噪声规格来对您的无线电或高速应用可达到的性能进行初步评估。　　注意，PLL是一种控制回路，这种系统具备频率响应功能。参考路径中生成的噪声受控于回路中对系

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：99328
    • 提供者：weixin_38734200

  1. 基于一种实现快速锁定的锁相环的研究

  2. 摘要：本文对电荷泵型锁相环（CPPLL）结构里传统的固定电荷泵电流模式进行了改进，有效减少了锁相环系统的锁定时间。本文提出的PLL设计，在0.6μm标准CMOS工艺、3.3V工作电压下，使用应用广泛的高速鉴频鉴相器(TSPC)结构、差分电荷泵电路实现。经过Spectre仿真，改进后的锁相环锁定时间减少为改进前时的1/2。 　　1 引言 　　锁相环（PLL）是模拟电路中的一个重要模块，本文研究的是广泛使用的电荷泵型锁相环（CPPLL）。锁相环电路通过比较参考输入和输出反馈信号的频率/相位，并将

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：274432
    • 提供者：weixin_38633083

  1. 改进型CMOS电荷泵锁相环电路的应用设计

  2. 导读：本文首先介绍了锁相环系统的工作原理，其次重点分析了传统电荷泵电路存在的一些不理想因素，并在此基础上，提出了一种改进型的电荷泵电路，减小了锁相环的相位误差。此外，通过设计倍频控制模块，扩大了锁相环的锁频范围。 　　本文设计了一种宽频率范围的CMOS锁相环（PLL）电路，通过提高电荷泵电路的电流镜镜像精度和增加开关噪声抵消电路，有效地改善了传统电路中由于电流失配、电荷共享、时钟馈通等导致的相位偏差问题。 　　设计了一种倍频控制单元，通过编程锁频倍数和压控振荡器延迟单元的跨导，有效扩展了锁相

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：727040
    • 提供者：weixin_38728555

  1. 什么叫锁相环（PLL）？锁相环的基本原理

  2. 锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。 　　一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成，如图1， 图1 　　一、鉴相器（PD） 　　构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。 　　1．异或门鉴相器 异或门的逻辑真值表示于表1，图2是逻辑符

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：122880
    • 提供者：weixin_38609732

  1. ADI：驱动高压锁相环频率合成器电路的VCO

  2. 锁相环（PLL）电路是由压控振荡器（VCO）和鉴相器组成的反馈系统，振荡器信号跟踪施加的频率或相位调制信号是否具有正确的频率和相位。需要从固定低频率信号生成稳定的高输出频率时，或者需要频率快速变化时，都可以使用PLL。典型应用包括采用高频率、电信和测量技术实现滤波、调制和解调，以及实现频率合成。　　图1.锁相环框图　　图1所示为基于PLL的频率合成器框图。VCO生成输出信号。通过PLL将其保持在设定频率，并锁定到基准频率。基准频率通常由非常精准的石英振荡器提供。在锁相环电路的反馈路径部分，在鉴相

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：238592
    • 提供者：weixin_38592847
« 12 3 4 5 6 7 »