注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog HDL实例教程代码

  2. Verilog HDL实例教程代码,包括加法器设计，乘法器设计， 除法器设计，异步FIFO设计，伪随机序列应用设计， RS(204,188)译码器的设计等

  3. 所属分类：专业指导

    • 发布日期：2009-06-19
    • 文件大小：28672
    • 提供者：gddengyl

  1. VHDL 程序举例打包，应该有你想要的

  2. VHDL 程序举例 文件夹中包括下面程序 -------------------------------------------------------------------------------- NOTE：该程序参考FPGA中文网站 重要说明：不同软件对VHDL语法的支持范围是不一样的，以下程序中的某些语句可能不能运行在所有的软件平台之上，因此程序可能要作一些修改，同时务必注意阅读程序中的注释。以下部分程序为txt格式，请自行另存为vdh后缀的文件。有些EDA软件要求ENTITY的名称

  3. 所属分类：网络攻防

    • 发布日期：2009-07-23
    • 文件大小：43008
    • 提供者：engddy

  1. 74系列芯片名称及解释

  2. 74系列芯片名称及解释 型号 内容 ---------------------------------------------------- 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动 器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09

  3. 所属分类：嵌入式

    • 发布日期：2009-07-27
    • 文件大小：11264
    • 提供者：txwlltt

  1. 概率论与数理统计资料包

  2. 第五章 大数定律与中心极限定理 复习题 Page194 1、 设 是相互独立的随机变量，且它们都服从参数为 的泊松分布。记 ，试用中心极限定理计算 。 解：由中心极限定理可认为 ，则 。 2、 一部件包括10部分。每部分的长度是一个随机变量，它们相互独立且具有同一分布。其数学期望为2mm，均方差为0.05mm，规定总长度为20 0.1mm时产品合格，试求产品合格的概率。 解：由中心极限定理可认为总长度 ，则 。 3、 一个加法器同时收到20个噪声电压 。设它们是相互独立的随机变量，且都在区间

  3. 所属分类：专业指导

    • 发布日期：2009-12-18
    • 文件大小：7340032
    • 提供者：w_lxy

  1. 74LS系列集成块功能介绍

  2. 74LS系列集成块功能介绍 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09 2输入四与门(oc) 74ls10 3输入三与非门 74ls11 3输入三与门 74ls12 3输入三与非门 (oc

  3. 所属分类：其它

    • 发布日期：2010-03-29
    • 文件大小：14680064
    • 提供者：xue041480

  1. 实现一个简单java加法随机加法器的简单方法，很容易懂！

  2. 详细实现了加法器要的键盘监听及文本实现，帮助你更简单的理解java，尤其对于初学者，绝对是简单易懂！

  3. 所属分类：Java

    • 发布日期：2010-04-25
    • 文件大小：3072
    • 提供者：zhouting919

  1. VHDL实用教程，硬件描述语言

  2. 第1 章绪 论 ....................................................................................................................1 § 1.1 关于EDA...............................................................................................................1

  3. 所属分类：硬件开发

    • 发布日期：2010-07-14
    • 文件大小：4194304
    • 提供者：angus36

  1. VHDL 应用教程

  2. 学习VHDL的入门书籍 目录 第1 章绪 论 ....................................................................................................................1 § 1.1 关于EDA.................................................................................................

  3. 所属分类：专业指导

    • 发布日期：2013-02-25
    • 文件大小：4194304
    • 提供者：trondai

  1. Python Cookbook

  2. 第1章 文本 1 引言 1 1.1 每次处理一个字符 6 1.2 字符和字符值之间的转换 7 1.3 测试一个对象是否是类字符串 8 1.4 字符串对齐 10 1.5 去除字符串两端的空格 11 1.6 合并字符串 11 1.7 将字符串逐字符或逐词反转 14 1.8 检查字符串中是否包含某字符集合中的字符 15 1.9 简化字符串的translate方法的使用 18 1.10 过滤字符串中不属于指定集合的字符 20 1.11 检查一个字符串是文本还是二进制 23 1.12 控制大小写 25

  3. 所属分类：Python

    • 发布日期：2013-07-31
    • 文件大小：59768832
    • 提供者：winlrou

  1. 计算机组成原理与系统结构 实验教程 西安

  2. 目录 第1 章运算器......................................................................................................................................1 1.1 基本运算器实验............................................................................................

  3. 所属分类：专业指导

    • 发布日期：2013-10-19
    • 文件大小：2097152
    • 提供者：lichunlei3333

  1. Python.Cookbook(第2版)中文版

  2. 第1章 文本 引言 1 1.1 每次处理一个字符 1.2 字符和字符值之间的转换 1.3 测试一个对象是否是类字符串 1.4 字符串对齐 1.5 去除字符串两端的空格 1.6 合并字符串 1.7 将字符串逐字符或逐词反转 1.8 检查字符串中是否包含某字符集合中的字符 1.9 简化字符串的translate方法的使用 1.10 过滤字符串中不属于指定集合的字符 1.11 检查一个字符串是文本还是二进制 1.12 控制大小写 1.13 访问子字符串 1.14 改变多行文本字符串的缩进 1.15

  3. 所属分类：专业指导

    • 发布日期：2015-04-23
    • 文件大小：71303168
    • 提供者：lengwuqin

  1. Python.Cookbook(第2版)中文版

  2. 第1章 文本 1 引言 1 1.1 每次处理一个字符 6 1.2 字符和字符值之间的转换 7 1.3 测试一个对象是否是类字符串 8 1.4 字符串对齐 10 1.5 去除字符串两端的空格 11 1.6 合并字符串 11 1.7 将字符串逐字符或逐词反转 14 1.8 检查字符串中是否包含某字符集合中的字符 15 1.9 简化字符串的translate方法的使用 18 1.10 过滤字符串中不属于指定集合的字符 20 1.11 检查一个字符串是文本还是二进制 23 1.12 控制大小写 25

  3. 所属分类：Python

    • 发布日期：2016-04-26
    • 文件大小：71303168
    • 提供者：skyfishsha

  1. 具体程序 VHDL程序实例

  2. 程序中主要包括： 最高优先级编码器 8位相等比较器 三人表决器 加法器描述 8位总线收发器 地址译码 多路选择器 LED七段译码 多路选择器 双2－4译码器 多路选择器 汉明纠错码编码器 双向总线 汉明纠错吗译码器 三态总线 时序逻辑： 四D触发器 用状态机实现的计数器 简单的锁存器 各种功能的计数器 简单的12位寄存器 通用寄存器 带load、clr等功能的寄存器 带三态输出的8位D寄存器 移位寄存器 存储器举例 状态机举例 一个简单的状态机 莫尔型状态机1 使用列举类型的状态机 莫尔型状态

  3. 所属分类：网络攻防

    • 发布日期：2009-02-25
    • 文件大小：20480
    • 提供者：rxiaolu

  1. 计算机组成原理试题练习

  2. 计算机组成原理试题 课程代码：02318 一、单项选择题（本大题共15小题，每小题1分，共15分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 1.若二进制数为1111.101，则相应的十进制数为( )。 A.15.625 B.15.5 C.14.625 D. 14.5 2.在下列设备中，属于图形输入设备的是( )。 A.键盘 B.条形码阅读机 C.数字化仪 D.显示器 3.磁表面存储器记录信息是利用磁性材料的( )。 A.磁滞回

  3. 所属分类：C

    • 发布日期：2009-04-25
    • 文件大小：5120
    • 提供者：jiaozuospring

  1. 模电 数电 单片机笔试及面试问题.pdf

  2. 该文档包括数电、模电、单片机、计算机原理等笔试问题，还讲解了关于面试的问题该如何解答，对大家有一定的帮助电流放大就是只考虑输岀电流于输入电流的关系。比如说,对于一个uA级的信号,就需要放大后才能驱动 一些仪器进行识别(如生物电子),就需要做电流放大 功率放大就是考虑输出功率和输入功率的关系。 其实实际上,对于任何以上放大,最后电路中都还是有电压,电流,功率放大的指标在,叫什么放大,只 是重点突出电路的作用而已。 15.推挽结构的实质是什么? 般是指两个三极管分别受两互补信号的控制,总是在一个三极

  3. 所属分类：嵌入式

    • 发布日期：2019-10-12
    • 文件大小：664576
    • 提供者：fromnewword

  1. 模拟电路和数字电路笔试知识和面试知识.pdf

  2. 每次面试都被问到模电和数电，因此想给大家分享一份关于模拟电子技术的面试题，希望有所帮助电流放大就是只考虑输出电流于输入电流的关系。比如说,对于一个uA级的信号,就需要放大后才能驱动 些仪器进行识别(如生物电子),就需要做电流放大。 功率放大就是老虑输出功率和输入功率的关系。 其实实际上,对于任何以上放大,最后电路中都还是有电压,电流,功率放大的指标在,叫什么放大,只 是重点突出电路的作用而已 15.推挽结构的实质是什么? 般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截

  3. 所属分类：讲义

    • 发布日期：2019-08-18
    • 文件大小：628736
    • 提供者：maosheng007

  1. 基于FPGA的m序列信号发生器设计

  2. m序列是最长线性反馈移位寄存器序列的简称，它是由带线性反馈的移位寄存器产生的周期最长的一种伪随机序列。是由移位寄存器、反馈抽头及模2加法器组成。m序列一旦反馈多项式及移位寄存器初值给定，则就是可以预先确定并且可以重复实现的序列，该特点使得m序列在数据白噪化、去白噪化、数据传输加密、解密等通信、控制领域使用广泛。因此，深入学习研究m序列具有重要的实际意义。

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：57344
    • 提供者：weixin_38715772

  1. Polynomial-time-T-count-algo-源码

  2. 多项式时间T计数算法 该存储库包含多项式时间T计数算法的结果文件。 此算法在以下论文中进行了描述：Michele Mosca和Priyanka Mukhopadhyay撰写的“用于T计数的多项式时间和空间启发式算法”。 也可以在线访问： ： 有许多文件夹，以下两个文件夹中包含一元数据库的通道表示形式： ChanRep：这包含Toffoli，Fredkin，Peres，Quantum Xor，否定的Toffoli，4量子比特加法器和另外两个4量子比特unit的通道表示。 ChanRep_

  3. 所属分类：其它

    • 发布日期：2021-03-26
    • 文件大小：321536
    • 提供者：weixin_42153793

  1. 将CMOS型Ising运算单元提升到实际应用领域

  2. 解决组合优化问题是冯·诺依曼体系结构计算的巨大挑战。 尽管Ising模型可以为此类问题提供有希望的解决方案，但现有的Ising芯片（包括超导，光学和CMOS型电路实现）无法满足实际组合优化应用的精度要求。 为了促进对实际应用的支持，我们建议对现有的CMOS型Ising芯片进行三处改进：具有近似乘法加法器的合适的窄位宽度存储单元，具有交叉随机数发生器的双随机源翻转方法以及相邻电路之间的共享电路设计旋转节点。 通过以上改进，我们实现了高精度并保持了CMOS型Ising芯片的低成本特性。 当搜索Isi

  3. 所属分类：其它

    • 发布日期：2021-03-06
    • 文件大小：2097152
    • 提供者：weixin_38588520

  1. PyEcoLib：用于模拟大肠杆菌随机大小动态的python库-源码

  2. PyEcoLib PyEcoLib（用于大肠杆菌大小动态估计的Python库）是用于估计细菌细胞大小随机动态（包括时间连续生长过程和分裂事件）的库。 阅读有关模拟器背后理论。 PyEcoLyb的一些基本用法： 根据可测量的参数（例如生长速率，平均细胞大小和分裂步骤数）以任意精度估算大肠杆菌的随机分裂时间。 这些时间可以与用于基因表达的任何随机模拟算法相结合。 对连续生长和分裂细菌的平均值和大小分布的方差系数进行动态估算。 根据参数计算不同分割策略（加法器，类似计时器，类似大小调整器）

  3. 所属分类：其它

    • 发布日期：2021-02-28
    • 文件大小：157286400
    • 提供者：weixin_42113380
« 12 »