您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 集成电路中的一种高性能Pierce时钟晶体振荡器电路设计方案

  2. 导读:本文设计了一种用于时钟芯片的Pierce晶体振荡器,通过对传统结构的改进,增加了振幅控制结构和输出频率校准电路,提高了输出频率、振幅的稳定性和输出频率的精度,降低了功耗。同时对电路的工作原理进行了理论分析,电路采用CSMC 0.5μm-5 V CMOS工艺实现,通过仿真结果验证,显示该设计达到了技术指标要求。   晶体振荡器具有稳定的谐振特性和较高的品质因数Q,因此其谐振特性既精确又稳定,被广泛应用于彩电、计算机、遥控器等各类振荡电路中,以及通信系统中用于频率发生器、为数据处理设备产生时
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:240kb
    • 提供者:weixin_38638647