注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 多功能数字钟----数字电路实验报告

  2. 多功能数字钟 【摘 要】数字钟是采用数字电路实现对时,分,秒。数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便而且大大地扩展了钟表原先的报时功能。因此，研究数字钟及扩大其应用，有着非常现实的意义。 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。 数字钟计时周期是24小时，因此必须设置

  3. 所属分类：专业指导

    • 发布日期：2009-05-18
    • 文件大小：682kb
    • 提供者：jayzf0503

  1. 电子电路课程设计(led點陣彩燈）

  2. 用彩灯（LED发光二极管）构成一个发光矩阵，也可以连接成其他各种形状用来显示各种图案或字符。本设计主要用我们熟悉的集成电路设计构成具有可预置编程循环功能的彩灯控制电路。其要求主要有： （1）使用LED发光二极管设计安装一块发光矩阵及其驱动功放电路； （2）用中小规模集成电路设计一个彩灯控制电路，用计数器、寄存器和译码器设制作一个可编程循环彩灯控制器； （3）控制器有8路输出，每路用发光二极管指示； （4）用Portel等软件绘制出该课题的PCB图。

  3. 所属分类：专业指导

    • 发布日期：2009-05-28
    • 文件大小：33kb
    • 提供者：csulj

  1. 多功能数字钟----数字电路实验报告

  2. 1、用中规模集成电路设计一个数字钟的计数，译码，显示电路。 2、设计六十进制的秒计数器和分计数电路。 3、时计数器采用二十四进制，从00开始计数到23后再回到00。 4、设计校时装置，能对时分秒分别校正。 5、设计整点报时电路。

  3. 所属分类：专业指导

    • 发布日期：2009-06-09
    • 文件大小：682kb
    • 提供者：goodmanfreesky

  1. 基于单片机的电子钟设计报告

  2. 设计的任务及基本要求 数字电子钟是一块独立构成的时钟集成电路专用芯片，它集成了计数器，比较器，振荡器，译码器和驱动等电路，能直接驱动显示时、分、秒，具有定时，整点报时等功能，被广泛应用于自动化控制，智能化仪表等领域。 数字电子钟的原理方框图如图1所示，干电路系统由秒信号发生器，“时、分、秒”计数器，译码器，显示器，校时电路，整点报时电路组成。 要求：1、显示时、分、秒。 2、具有校时功能，可以对小时和分单独校时，对分校对时停止向小时进位。校时时钟源可以手动输入或借用电路中的时钟。 3、为了保证

  3. 所属分类：硬件开发

    • 发布日期：2009-06-09
    • 文件大小：126kb
    • 提供者：luoyong1018

  1. 数字电子钟（课程设计）

  2. 数字电子钟是一块独立构成的时钟集成电路专用芯片，它集成了计数器，比较器，振荡器，译码器和驱动等电路，能直接驱动显示时、分、秒，具有定时，整点报时等功能，。。。。

  3. 所属分类：嵌入式

    • 发布日期：2009-06-30
    • 文件大小：126kb
    • 提供者：ruanhuibao

  1. 题++目%3A++++彩灯循环显示控制电路设计

  2. 是一个关于彩灯循环显示控制电路的设计 74LS160计数器、74HC390计数器、74HC139译码管、脉冲发生器、数码管和必要的门电路，可以选用其他的计数器和集成电路，但必须给出原理说明 要求完成的主要任务: 以LED数码管作为控制器的显示元件，它能自动地依次显示出数字0、1、2、3、4、5、6、7、8、9（自然数列），1、3、5、7、9（奇数列），0、2、4、6、8（偶数列）和0、1、2、3、4、5、6、7、0、1（音乐符号数列），然后由依次显示出自然数列、奇数列、偶数列和音乐符号数列..

  3. 所属分类：嵌入式

    • 发布日期：2009-07-07
    • 文件大小：339kb
    • 提供者：woaini131415926

  1. 《数字电子技术》实 验 指 导 书

  2. 第一部分 数字电路实物实验 实验一 译码器、编码器和数据选择器 4 实验二 中规模集成电路的应用 13 实验三 触发器及其应用 15 实验四 集成异步计数器 21 实验五 555时基电路及其应用 23 第二部分 数字电路仿真实验 实验一 TTL门电路的逻辑变换 25 实验二 血型关系检测电路的设计 27 实验三 计数、译码和显示电路 29 实验四 脉冲边沿检测电路的分析与设计 31 实验五 交通控制器的设计 34 第三部分 附录 附录一 集成逻辑电路的连接和驱动 36 附录二 集成逻辑门电 路

  3. 所属分类：交通

    • 发布日期：2009-07-14
    • 文件大小：7mb
    • 提供者：yanxun123cool

  1. 基于Multisim10电子数字钟的设计与仿真

  2. 数字钟能经振荡器、计数器、译码和显示电路准确地将时间“时”“分”“秒”用数字的方式显示出来，并且需要校正电路使其准确工作，还可以有定时和报时功能。研究数字钟及扩大其应用，有着非常现实的意义。本文在Multisim基础上设计的数字钟，是由数字集成电路构成、用数码管显示。（原电路图是从此网下载的 需要的话可从此网下载）

  3. 所属分类：嵌入式

    • 发布日期：2009-09-30
    • 文件大小：574kb
    • 提供者：lollycandy

  1. 数字频率计并进行仿真实验

  2. 本设计可以使用集成脉冲发生器、计数器、译码器、单稳态触发器、锁存器、放大器、整形电路和必要的门电路等。用数码管显示频率计数值。 要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求） ①设计一个频率计。要求用4位7段数码管显示待测频率，格式为0000Hz。 ②测量频率范围：10~9999Hz。 ③设计的脉冲信号发生器，以此产生闸门信号，闸门信号宽度为1S。 ④确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。

  3. 所属分类：嵌入式

    • 发布日期：2010-01-10
    • 文件大小：930kb
    • 提供者：yangmining

  1. 数字电子钟的设计（详细设计过程和电路图）

  2. 设计一个采用数字电路实现,对时,分,秒.数字显示的计时装置,周期为24小时，显示满刻度为23时59分59秒，并具有校时功能和报时功能的数字电子钟。电路主要采用中规模集成电路.本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、时钟译码显示电路模块、整电报时模块、校时模块等部分组成。采用电池作电源，采用低功耗的芯片及液晶显示器，发生器使用石英晶振、计数振荡器CD4060及双D触发器74LS74，计数器采用同步双十进制计数器74LS160，锁存译码器是74LS248，整电报时电路用74LS74，74

  3. 所属分类：嵌入式

    • 发布日期：2010-02-23
    • 文件大小：1mb
    • 提供者：richardrich

  1. 四人抢答器课程设计报告

  2. 用面包板制作四人抢答器 四人智力竞赛抢答器 一、设计目的 1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。 2.熟悉数字集成电路的设计和使用方法。 二、设计任务与要求 1、设计任务 设计一台可供4名选手参加比赛的智力竞赛抢答器。 用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响1秒。选手抢答时，数码显示选手组号，同时蜂鸣器响1秒，倒计时停止。 2、设计要求 (1)4名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。

  3. 所属分类：其它

    • 发布日期：2013-07-03
    • 文件大小：159kb
    • 提供者：u011287168

  1. 数字逻辑电路课程设计报告 课题：数字钟

  2. 基本要求 1) 设计一个有“时”、“分”、“秒”（23h59m59s）十进制显示，“秒”使用发光二极管闪烁显示，同时成为小时与分钟的显示分隔。 2)具有校时电路，对当前时间进行校时。具有校时、校分、校秒功能。 3) 用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试。 4）画出框图和逻辑电路图，写出设计、实验总结报告。 4）选做 a)闹钟系统 b) 整点报时功能。在59分59秒时输出1000Hz信号，音响持续1秒，在1000Hz音响结束时刻为整点。 5）提示： 由石英晶体振荡器、分频器、

  3. 所属分类：专业指导

    • 发布日期：2008-09-24
    • 文件大小：1mb
    • 提供者：zsyf33078

  1. 数字电路课程设计 数字钟设计

  2. 基本要求 1) 设计一个有“时”、“分”、“秒”（23h59m59s）十进制显示，“秒”使用发光二极管闪烁显示，同时成为小时与分钟的显示分隔。 2)具有校时电路，对当前时间进行校时。具有校时、校分、校秒功能。 3) 用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试。 4）画出框图和逻辑电路图，写出设计、实验总结报告。 4）选做 a)闹钟系统 b) 整点报时功能。在59分59秒时输出1000Hz信号，音响持续1秒，在1000Hz音响结束时刻为整点。 5）提示： 由石英晶体振荡器、分频器、

  3. 所属分类：专业指导

    • 发布日期：2008-09-24
    • 文件大小：469kb
    • 提供者：zsyf33078

  1. 简易抢答器的设计与制作

  2. 具有定时功能的八路数显抢答器的设计 摘要: 本文介绍了一种用74系列常用集成电路设计的数码显示八路抢答器的电路组成、设计思路及功能。该抢答器除具有基本的抢答功能外，还具有定时、计时和报警功能。主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。若在规定的时间内有人抢答，则计时将自动停止；若在规定的时间内无人抢答，则系统中的蜂鸣器将发响，提示主持人本轮抢答无效，实现报警功能。 关键词: 八路, 抢答器, 设计,定时，计时，报警 Abstract： In this paper, the

  3. 所属分类：硬件开发

    • 发布日期：2008-12-30
    • 文件大小：8kb
    • 提供者：shixinran123

  1. 题 目: 彩灯循环显示控制电路设计

  2. 题 目: 彩灯循环显示控制电路设计 初始条件： 74LS160计数器、74HC390计数器、74HC139译码管、脉冲发生器、数码管和必要的门电路，可以选用其他的计数器和集成电路，但必须给出原理说明 要求完成的主要任务: 以LED数码管作为控制器的显示元件，它能自动地依次显示出数字0、1、2、3、4、5、6、7、8、9（自然数列），1、3、5、7、9（奇数列），0、2、4、6、8（偶数列）和0、1、2、3、4、5、6、7、0、1（音乐符号数列），然后由依次显示出自然数列、奇数列、偶数列和音乐符

  3. 所属分类：专业指导

    • 发布日期：2009-01-09
    • 文件大小：340kb
    • 提供者：vs_nbbz

  1. 题 目: 彩灯循环显示控制电路设计

  2. 题 目: 彩灯循环显示控制电路设计 初始条件： 74LS160计数器、74HC390计数器、74HC139译码管、脉冲发生器、数码管和必要的门电路，可以选用其他的计数器和集成电路，但必须给出原理说明 要求完成的主要任务: 以LED数码管作为控制器的显示元件，它能自动地依次显示出数字0、1、2、3、4、5、6、7、8、9（自然数列），1、3、5、7、9（奇数列），0、2、4、6、8（偶数列）和0、1、2、3、4、5、6、7、0、1（音乐符号数列），然后由依次显示出自然数列、奇数列、偶数列和音乐符

  3. 所属分类：专业指导

    • 发布日期：2009-01-09
    • 文件大小：339kb
    • 提供者：vs_nbbz

  1. 集成电路计数器·译码和显示

  2. 集成电路计数器·译码和显示集成电路计数器·译码和显示

  3. 所属分类：专业指导

    • 发布日期：2010-06-27
    • 文件大小：123kb
    • 提供者：mualqiqi

  1. 数电课设 八路竞赛抢答器

  2. 概述 抢答器是一种应用非常广泛的设备，在各种竞赛、抢答场合中，它能迅速、客观地分辨出最先获得发言权的选手。早期的抢答器只由几个三极管、可控硅、发光管等组成，能通过发光管的指示辩认出选手号码。现在大多数抢答器均使用单片机(如MCS-51型)和数字集成电路，并增加了许多新功能，如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能 本次课设设计的电路选用优先编码器 74LS148 、锁存器 74LS373 、74LS48译码和一个7段数码管组成抢答显示电路；定时显示主要由555定时器秒脉冲产生

  3. 所属分类：硬件开发

    • 发布日期：2010-06-22
    • 文件大小：182kb
    • 提供者：izzienevermind

  1. 元器件应用中的数码译码器

  2. 数码显示器与配套的译码电路和驱动电路一起工作，才能组成数码显示电路。在数字集成电路里，常把译码电器和驱动电路集成在起，称为BCD-7段译码器。可以通过图所给出的译码电路清楚地理解数码译码器的作用。脉冲发生器输出的脉冲数，经二---十进制计数器计数并以二进制BCD码的形式输出。该BCD码是不能直接驱动数码显示器的，它必须经BCD-7段译码器译成笔画码，才能使数码显示器显示出脉冲的数目。 图：数码显示电路框图  

  3. 所属分类：其它

    • 发布日期：2020-11-22
    • 文件大小：38kb
    • 提供者：weixin_38610657

  1. 用中规模集成电路连接一个3位十进制数字显示器

  2. 逻辑电路图如下图所示。这是用三个可予置二进制计数器和控制门组成的三位异步十进制数计数器，利用4位二进制计数器可预置数的功能，实现10进制计数。计数脉冲CP加到个位计数器的时钟输入端，当计数器计数到Q3Q2Q1Q0=1001时，LD=0，在第10个时钟脉冲↑到来时，计数器接收零（∵D3D2D1D0=0000）。LD信号经过两个与门的传送延迟（相等于一个时钟周期)，作为向相邻高位计数器发出的进位脉冲，使该计数器进行加1计数，作到逢10进1。当前一个计数器第十个CP到来后，本计数器置数为零，同时向相邻

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：82kb
    • 提供者：weixin_38500630
« 12 »