点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 静态时序分析.ppt
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
PT Workshop ppt
prime time workshop 的ppt文件,可以用于静态时序分析的入门和提高
所属分类:
专业指导
发布日期:2010-09-04
文件大小:1mb
提供者:
iuqq205
静态时序分析总结 是个PPT 很不 错的
是个PPT,很不错的!!!静态时序分析总结 是个PPT 很不 错的 静态时序分析总结 是个PPT 很不 错的 静态时序分析总结 是个PPT 很不 错的
所属分类:
专业指导
发布日期:2010-10-27
文件大小:484kb
提供者:
phoenix_lei
edajingtai
很有用的静态时序分析,功能时态,,ppt格式,有用有用
所属分类:
Flash
发布日期:2013-07-05
文件大小:503kb
提供者:
u010691118
Design Compiler中文教程PPT
SynopsysDesign Compiler,是一个基于UNIX系统,通过命令行进行交互的综合工具,除了综合之外,它还含有一个静态时序分析引擎及FPGA和LTL(links-to-layout)的解决方案。我们就以下几个方面对DC做以介绍:
所属分类:
硬件开发
发布日期:2008-09-14
文件大小:950kb
提供者:
ziwei08
UML初级教程(ppt)
UML初级教程(ppt) 第一章 软件工程概述 教学内容: 了解软件的基本概念 软件的特征 软件危机、软件工程 软件生命周期中各个阶段的任务、实施方法及步骤 几种典型的软件开发模型 第二章 UML与面向对象方法概述 教学内容: 了解UML和面向对象方法的基本概念 UML的历史、特点 面向对象建模 UML的组成 面向对象的基本概念 第3章 UML的元素和关系 第四章 UML的图 UML建模分为静态建模和动态建模。 用例图、类图、对象图、包图属于静态建模。 时序图、协作图、活动图、状态图属于动态建
所属分类:
专业指导
发布日期:2009-04-08
文件大小:1mb
提供者:
yersterday
FPGA设计时序收敛.ppt
提高设计的工作频率 通过附加约束可以控制逻辑的综合、映射、布局和布线,以减小逻辑和布线延时,从而提高工作频率。 获得正确的时序分析报告 FPGA设计平台包含静态时序分析工具,可以获得映射或布局布线后的时序分析报告,从而对设计的性能做出评估。 静态时序分析工具以约束作为判断时序是否满足设计要求的标准。 指定FPGA引脚位置与电气标准 FPGA的可编程特性使电路板设计加工和FPGA设计可以同时进行,而不必等FPGA引脚位置完全确定,从而节省了系统开发时间。 通过约束还可以指定I/O引脚所支持的接口
所属分类:
硬件开发
发布日期:2019-05-19
文件大小:3mb
提供者:
drjiachen
FPGA设计时序收敛[上海_20070725_王巍].ppt
时序约束的概念 时序收敛流程 时序收敛流程-代码风格 时序收敛流程-综合技术 时序收敛流程-管脚约束 时序收敛流程-时序约束 时序收敛流程-静态时序分析 时序收敛流程-实现技术 时序收敛流程-FloorPlanner和PACE
所属分类:
硬件开发
发布日期:2019-05-23
文件大小:3mb
提供者:
drjiachen
数字IC芯片设计.ppt
RTL(Register Transfer Level)设计 利用硬件描述语言,如verilog,对电路以寄存器之间的传输为基础进行描述 综合: 将RTL级设计中所得的程序代码翻译成实际电路的各种元器件以及他们之间的连接关系,可以用一张表来表示,称为门级网表(Netlist)。 STA(Static Timing Analysis,静态时序分析): 套用特定的时序模型(Timing Model),针对特定电路分析其是否违反设计者给定的时序限制(Timing Constraint) 整个ASIC
所属分类:
其它
发布日期:2019-09-15
文件大小:1mb
提供者:
weixin_38743481
timing_Analysis.ppt
DC逻辑综合的相关概念;详细介绍了逻辑综合流程;时序分析基础;静态和动态仿真;时序约束的作用;时序约束定义概念以及格式等等
所属分类:
其它
发布日期:2020-07-14
文件大小:2mb
提供者:
komonder
静态时序分析.ppt
静态时序分析.ppt
所属分类:
硬件开发
发布日期:2020-10-11
文件大小:1mb
提供者:
zhuogu9963