注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. ESD 静电测试分析

  2. 摘要：当静电直接放电时，能量直接施加在理想金属屏蔽外 壳并带接线的产品上，会通过容性耦合到内部PCB 微带线 上，本文将对这种耦合电压进行分析和计算。静电放电时， 在放电电极附近的静电场能量远大于辐射场。利用传输线容 性耦合原理建立等效静电场的静态计算模型，用基于脉冲函 数的静电放电电流波形解析表达式来产生放电波形，并导入 软件进行静电注入式系统级仿真。基于此仿真模型，设计制 作一个实际电路测试板模型，用于验证理论仿真和工程计 算，结果表明在静电放电时，容性耦合是对电子产品造成主 要干扰原因。

  3. 所属分类：讲义

    • 发布日期：2015-08-21
    • 文件大小：403kb
    • 提供者：norther_wmf068

  1. ESD基本原理

  2. ESD：英文Electrical Static Discharge的缩写，中文解释为静电放电.

  3. 所属分类：硬件开发

    • 发布日期：2018-04-20
    • 文件大小：2mb
    • 提供者：chan10086

  1. 关于ESD的详细讲解

  2. 关于静电放电ESD的详细讲解，包括原理，失效机理，失效模型以及防护措施

  3. 所属分类：讲义

  1. 静电放电(ESD)原理

  2. 详细讲解ESD的原理 认识ESD 静电产生的机理 静电源与静电放电 摩擦带电序列表 静电产生方式及相应的静电压 湿度与静电压的关系 混合电路仿真的器件 电子设备ESD失效机理 等等等等等等的

  3. 所属分类：硬件开发

    • 发布日期：2012-03-14
    • 文件大小：1mb
    • 提供者：sjdcz

  1. ESD知识介绍,静电放电知识

  2. 目录 一.静电系列概念及产生原理 二.静电对电子工业的危害 三.静电控制原理 四.静电标示及其意义 五.如何建立抗静电的工作站 六.生产现场静电防护须知

  3. 所属分类：专业指导

    • 发布日期：2011-04-19
    • 文件大小：865kb
    • 提供者：dreamlml

  1. ESD保护二极管ESD05V10S-4L的工作原理及参数特性分析

  2. 由于频繁与人体接触极易受到静电放电(ESD)的冲击，如果没有选择合适的保护器件，可能会造成机器性能不稳定，或者损坏。

  3. 所属分类：其它

    • 发布日期：2020-07-29
    • 文件大小：50kb
    • 提供者：weixin_38682518

  1. CMOS电路中ESD保护结构的设计原理与要求

  2. ESD(静电放电)是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。（作者: 张伟 唐拓）

  3. 所属分类：其它

    • 发布日期：2020-08-15
    • 文件大小：91kb
    • 提供者：weixin_38592332

  1. CMOS电路ESD保护结构设计

  2. 静电放电是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：105kb
    • 提供者：weixin_38705873

  1. 技术解析：CMOS电路ESD保护结构设计

  2. 静电放电是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：106kb
    • 提供者：weixin_38675232

  1. 接口/总线/驱动中的ESD原理保护及典型接口选型应用方案解析

  2. ESD保护对高密度、小型化和具有复杂功能的电子设备而言具有重要意义。本文探讨了采用TVS二极管防止ESD时，最小击穿电压和击穿电流、最大反向漏电流和额定反向关断电压等参数对电路的影响及选择准则，并针对便携消费电子设备、机顶盒、以及个人电脑中的视频线路保护、USB保护和RJ-45接口等介绍了一些典型应用。 　　随着移动产品、打印机、PC，DVD、机顶盒（STB）等产品的迅速发展，消费者正要求越来越先进的性能。半导体组件日益趋向小型化、高密度和功能复杂化，特别是像时尚消费电子和便携式产品

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：458kb
    • 提供者：weixin_38545768

  1. 接口/总线/驱动中的ESD原理及典型接口选型应用

  2. ESD保护对高密度、小型化和具有复杂功能的电子设备而言具有重要意义。本文探讨了采用TVS二极管防止ESD时，最小击穿电压和击穿电流、最大反向漏电流和额定反向关断电压等参数对电路的影响及选择准则，并针对便携消费电子设备、机顶盒、以及个人电脑中的视频线路保护、USB保护和RJ-45接口等介绍了一些典型应用。     随着移动产品、打印机、PC，DVD、机顶盒(STB)等产品的迅速发展，消费者正要求越来越先进的性能。半导体组件日益趋向小型化、高密度和功能复杂化，特别是像时尚消费电子和便携式产品等对主

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：443kb
    • 提供者：weixin_38680340

  1. 电源技术中的TVS二极管在便携设备ESD保护中的应用

  2. 随着移动产品、打印机、PC、DVD等产品的迅速发展，人们正要求越来越先进的性能。特别是像时尚消费电子和便携式产品等对主板面积要求严格的应用很容易受到静电放电的影响。       ESD保护对高密度、小型化和具有复杂功能的电子设备而言有非常重要的意义。这里探讨采用TVS二极管防止ESD时，最小击穿电压和击穿电流、最大反向漏电流及额定反向关断电压等参数对电路的影响及选择准则，并针对便携消费电子设备、机顶盒、及个人电脑中的视频线路保护和RJ-45接口等介绍一些典型的应用。       ESD保护原理 

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：69kb
    • 提供者：weixin_38749305

  1. 模拟技术中的CMOS电路中ESD保护结构的设计原理与要求

  2. ESD(静电放电)是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。     1 引言     静电放电会给电子器件带来破坏性的后果，它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展，CMOS电路的特征尺寸不断缩小，管子的栅氧厚度越来越薄，芯片的面积规模越来越大，MOS管能承受的电流和电压也越来越

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：97kb
    • 提供者：weixin_38520258

  1. CMOS电路ESD保护结构设计

  2. 静电放电是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：101kb
    • 提供者：weixin_38548717

  1. ESD保护元件的选择策略

  2. 为提高消费者的满意度，不论是手机、娱乐系统，还是高端计算机，这些电子系统必须不会受到静电放电(ESD)的破坏或影响。为了确保系统在遭受ESD事件时的鲁棒性，必须按照IEC 61000-4-2等标准来测试这些产品。系统设计师采用多种方法来确保产品符合主流的ESD标准，包括解决外壳设计、电路板设计、元件选择，甚至是软件修复。其中一个重要的方法是在输入和输出(I/O)连接器等关键电路节点处使用保护元件。ESD保护元件通常称作瞬态电压抑制器(TVS)。本文将分析系统设计师可以采用的一些保护产品类型，并比

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：141kb
    • 提供者：weixin_38727453

  1. CMOS电路ESD保护结构设计

  2. 摘　要:静电放电是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。 　　1　引　言 　　静电放电会给电子器件带来破坏性的后果，它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展， CMOS电路的特征尺寸不断缩小，管子的栅氧厚度越来越薄，芯片的面积规模越来越大，MOS管能承受的电流和电压也越来越小，而

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：100kb
    • 提供者：weixin_38641366

  1. EDA/PLD中的ESD引起集成电路损坏原理模式及实例

  2. 一.ESD引起集成电路损伤的三种途径(1)人体活动引起的摩擦起电是重要的静电来源，带静电的操作者与器件接触并通过器件放电。(2)器件与用绝缘材料制作的包装袋、传递盒和传送带等摩擦，使器件本身带静电，它与人体或地接触时发生的静电放电。(3)当器件处在很强的静电场中时，因静电感应在器件内部的芯片上将感应出很高的电位差，从而引起芯片内部薄氧化层的击穿。或者某一管脚与地相碰也会发生静电放电。根据上述三种ESD的损伤途径，建立了三种ESD损伤模型：人体带电模型、器件带电模型和场感应模型。其中人体模型是主要

  3. 所属分类：其它

    • 发布日期：2020-11-18
    • 文件大小：116kb
    • 提供者：weixin_38518722

  1. CMOS电路中ESD保护结构的设计原理与要求

  2. ESD(静电放电)是CMOS电路中为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。     1 引言     静电放电会给电子器件带来破坏性的后果，它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展，CMOS电路的特征尺寸不断缩小，管子的栅氧厚度越来越薄，芯片的面积规模越来越大，MOS管能承受的电流和电压也越来越小

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：125kb
    • 提供者：weixin_38607784

  1. TVS二极管的工作原理及主要参数

  2. 在电子行业中，静电放电（简称ESD）对产品的危害是极大的。特别是在干燥的冬天，有时候你的电路突然就工作不正常了，然后找原因突然发现某个元件不知所以的坏掉了。除了注意不要随意用手触摸电路板及电子元件等常规注意事项，在电路设计的时候还应该在电路入口加TVS二极管。　　TVS是用来端口防护的，防止端口瞬间的电压冲击造成后级电路的损坏。有单向与双向之分，单向TVS一般应用于直流供电电路，双向TVS应用于交流供电电路。　　一、工作原理　　如上图，直流电路中单向TVS反向并联于电路中，当电路正常工作时，TV

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：61kb
    • 提供者：weixin_38636461

  1. ESD引起集成电路损坏原理模式及实例

  2. 一.ESD引起集成电路损伤的三种途径(1)人体活动引起的摩擦起电是重要的静电，带静电的操作者与器件接触并通过器件放电。(2)器件与用绝缘材料制作的包装袋、传递盒和传送带等摩擦，使器件本身带静电，它与人体或地接触时发生的静电放电。(3)当器件处在很强的静电场中时，因静电感应在器件内部的芯片上将感应出很高的电位差，从而引起芯片内部薄氧化层的击穿。或者某一管脚与地相碰也会发生静电放电。根据上述三种ESD的损伤途径，建立了三种ESD损伤模型：人体带电模型、器件带电模型和场感应模型。其中人体模型是主要的。

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：115kb
    • 提供者：weixin_38590520
« 12 »