注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字显示频率计的设计

  2. 数字显示频率计的设计--可编程逻辑器件设计方案

  3. 所属分类：专业指导

    • 发布日期：2009-05-16
    • 文件大小：1mb
    • 提供者：chengjian537

  1. 毕业设计数字频率计的设计

  2. 毕业设计数字频率计的设计 用于电子专业的

  3. 所属分类：专业指导

    • 发布日期：2009-06-23
    • 文件大小：425kb
    • 提供者：lk251730794

  1. 基于VHDL语言的数字频率计的设计与仿真

  2. 提供给喜欢用VHDL语言的朋友，基于VHDL语言的数字频率计的设计与仿真

  3. 所属分类：嵌入式

    • 发布日期：2009-11-19
    • 文件大小：212kb
    • 提供者：pita5389

  1. 基于Multisim90简易数字频率计的设计与仿真.pdf

  2. 基于Multisim简易数字频率计的设计与仿真

  3. 所属分类：嵌入式

    • 发布日期：2010-01-21
    • 文件大小：336kb
    • 提供者：shetengteng

  1. 数字电路实验：数字频率计的设计PPT

  2. 数字电路实验：频率计的设计，基本原理与数字钟相似，这里上传的是PPT课件

  3. 所属分类：专业指导

    • 发布日期：2010-04-05
    • 文件大小：1mb
    • 提供者：songshy

  1. 高精度频率计的设计 两种方案 报告+程序

  2. 高精度频率计的设计 两种方案 报告+程序

  3. 所属分类：专业指导

    • 发布日期：2010-12-24
    • 文件大小：496kb
    • 提供者：qiu578

  1. 基于AT89C51的等精度宽范围频率计的设计

  2. 基于AT89C51的等精度宽范围频率计的设计，还蛮有用的一些方案设计

  3. 所属分类：硬件开发

    • 发布日期：2011-04-26
    • 文件大小：58kb
    • 提供者：bobokeweiqi

  1. 基于555定时器的频率计的设计

  2. 基于555定时器的频率计的设计基于555定时器的频率计的设计基于555定时器的频率计的设计

  3. 所属分类：嵌入式

    • 发布日期：2011-12-04
    • 文件大小：130kb
    • 提供者：zhu951428115

  1. 频率计的设计采用单片机AT89S515语言采用汇编写的

  2. 频率计的设计采用单片机AT89S515语言采用汇编写的有需要的可以下载参考

  3. 所属分类：硬件开发

    • 发布日期：2008-12-03
    • 文件大小：3kb
    • 提供者：wxjdog

  1. 简易频率计的设计++0.5V～5V

  2. 简易频率计的设计++0.5V～5V简易频率计的设计++0.5V～5V简易频率计的设计++0.5V～5V

  3. 所属分类：专业指导

    • 发布日期：2009-01-05
    • 文件大小：438kb
    • 提供者：shuaimiao

  1. 基于FPGA的数字频率计的设计与实现

  2. 基于FPGA的数字频率计的设计与实现 基于FPGA的数字频率计的设计与实现

  3. 所属分类：硬件开发

    • 发布日期：2009-04-04
    • 文件大小：193kb
    • 提供者：ilsinging

  1. 基于VHDL语言数字频率计的设计.pdf

  2. 本报告介绍了一种以大规模可编程逻辑芯片为设计载体，由顶到底分层设计，多功能数字频率计的设计方法。该频率计采用 VHDL语言程序与原理图相结合的方法，极大地减少了硬件资源占用。该数字频率计测量范围为 0 到 9999HZ，基准频率为 1HZ，结果用 4 只 7 段数码管显示十进制结果。中间用到了设置控制电路、计数电路、锁存电路和译码电路等模块。仿真结果表明，该数字频率计性能优异，设计语言灵活，硬件更简单，速度更快 。

  3. 所属分类：嵌入式

    • 发布日期：2020-05-17
    • 文件大小：1mb
    • 提供者：dozo_shen

  1. 2G频率计的设计

  2. 包括2G频率计的设计原理图，设计方法和HEX程序

  3. 所属分类：专业指导

    • 发布日期：2011-12-06
    • 文件大小：1mb
    • 提供者：wowooooooooooo

  1. 基于FPGA数字频率计的设计及应用.doc

  2. 基于FPGA数字频率计的设计与实现，有完整的仿真结果实验，板子介绍，功能介绍，功能实现等等。使用Verilog语言，对各项技术也有详细的介绍

  3. 所属分类：其它

    • 发布日期：2020-07-12
    • 文件大小：1mb
    • 提供者：qq_35083926

  1. 嵌入式频率计的设计实例

  2. 绍了一种基于单片机89C51制作的频率计的设计方法,所制作的频率计需要外围器件较少,适宜用于嵌入式系统。该频率计应用周期测量和相应的数学处理实现低频段的频率测量,因此很容易扩展实现信号的周期测量和占空比测量。该频率计被应用于笔者设计的“高频实验装置”之中,用来对LC振荡器和RC振荡器输出信号的频率稳定度进行测量,取得良好的应用效果。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：81kb
    • 提供者：weixin_38520275

  1. 探究数字频率计的设计方法

  2. 数字频率计是我们经常会用到的实验仪器之一，本实验要使用单片机和计数电路及液晶器件来设计一个宽频的数字频率计。 数字频率计的实验电路图(初步方案) 1) 数字频率计的计数及显示电路： 图1数字频率计的设计电路图 2)前置放大及分频电路 数字频率计的设计思路 频率的测量实际上就是在1S时间内对信号进行计数，计数值就是信号频率。用单片机设计频率计通常采用两种办法，1)使用单片机自带的计数器对输入脉冲进行计数，或者测量信号的周期;2)单片机外部使用计数器对脉冲信号进行计数，计数值再由单片机读

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：117kb
    • 提供者：weixin_38666208

  1. 基于单片机和CPLD的数字频率计的设计

  2. 本文提出了一种采用Altera公司的CPLD(ATF1508AS)和Atmel公司的单片机(AT89S52)相结合的数字频率计的设计方法。

  3. 所属分类：其它

    • 发布日期：2020-08-18
    • 文件大小：153kb
    • 提供者：weixin_38732315

  1. 基于VHDL语言的数字频率计的设计方案

  2. 本文提出了一种基于VHDL语言的数字频率计的设计方案，该方案通过采用自顶向下的设计方法，用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程，用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真，在FPGA上采用高频测频、低频测周、中间十分频转换的方法，设计出体积较小，性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：526kb
    • 提供者：weixin_38629976

  1. 智能频率计的设计与制作(AVR)proteus仿真+程序资料.zip

  2. 智能频率计的设计与制作(AVR)proteus仿真+程序资料 #include"test.h" //-----------------------------内部函数 uchar dzl( void ) //读指令 测试LCD忙碌状态 { uchar value; // data_direc = in; //方向为入 PORTC &= ~( 1 << rs ); //0 PORTC |= ( 1 << rw ); /

  3. 所属分类：专业指导

    • 发布日期：2020-08-25
    • 文件大小：158kb
    • 提供者：qq_43708988

  1. 基于单片机和CPLD的数字频率计的设计(图)

  2. 复杂可编程逻辑器件（CPLD）具有集成度高、运算速度快、开发周期短等特点，它的出现，改变了数字电路的设计方法、增强了设计的灵活性。基于此，本文提出了一种采用Altera公司的CPLD(ATF1508AS)和Atmel公司的单片机(AT89S52)相结合的数字频率计的设计方法。该数字频率计电路简洁，软件潜力得到充分挖掘，低频段测量精度高，有效防止了干扰的侵入。独到之处体现在用软件取代了硬件。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：196kb
    • 提供者：weixin_38607088
« 12 3 4 5 6 7 8 9 10 ... 50 »