您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 饱和加法器Verilog代码

  2. 功能就是两个有符号数相加,例如16bit(2进制补码表示) + 16bit,输出仍为16bit。如果发生溢出,就将结果置为最大(32767)或最小(-32768)。 Testbench也附在其中。设计采用参数化,便于复用。 希望能对用到此电路的人有所帮助。(2010-9-29修改)
  3. 所属分类:专业指导

    • 发布日期:2019-08-25
    • 文件大小:728byte
    • 提供者:drjiachen