注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. I2C总线协议中文版.pdf

  2. 该文档介绍了I2C总线，是中文文档，非英文文档，对于看英文文档头大的读者是一个不错的选择广州周立功单片机发展有限公司Tel:(020)3873097638730977Fax:38730925htp:/v.zlgmcu.com 1.序 1.1版本1.0-1992 1992fC总线规范的这个版本有以下的修正 删除了用软件编程从机地址的內容。因为实现这个功能相当复杂,而且不被使用。 刖除了“低速模式”。实际上这个模式是整个PC总线规范的子集,不需要明确地详细说明 增加了快速樸式。它将位速率増加4倍到达

  3. 所属分类：其它

    • 发布日期：2019-09-04
    • 文件大小：852kb
    • 提供者：wzc18743083828

  1. 低功耗10位100 MHz流水线A／D转换器设计

  2. 介绍了一个10位100 MHz，1．8 V的流水线结构模／数转换器(ADC)，该ADC运用相邻级运算放大器共享技术和逐级电容缩减技术，可以大大减小芯片的功耗和面积。电路采用级联1个高性能前置采样保持单元和4个运放共享的1．5位／级MDAC，并采用栅压自举开关和动态比较器来缩减功耗。结果显示，在输入频率达到奈奎斯特频率范围内，整个ADC的有效位数始终高于9位。电路使用TSMC O．18 μm 1P6M CMOS工艺，在100 MHz的采样频率下，功耗仅为45 mW。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：351kb
    • 提供者：weixin_38743235

  1. 模拟技术中的开关电流电路延迟线的设计

  2. 0 引言 　　开关电流技术是近年来提出的一种新的模拟信号采样、保持、处理技术。与已成熟的开关电容技术相比，开关电流技术不需要线性电容和高性能运算放大器，整个电路均由MOS管构成，因此可与标准数字CMOS工艺兼容，可与数字电路使用相同工艺，并集成在同一块芯片上，所以也有人称之为数字工艺的模拟技术。但是开关电流电路中存在一些非理想因素，如时钟馈通误差和传输误差，它直接影响到电路的性能。 　　本文详细分析了第二代开关电流存储单元存在的问题，提出了改进方法，并设计了延迟线电路。此电路可以精确地对信号

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：135kb
    • 提供者：weixin_38691970

  1. 电源技术中的一种新型高性能开关电流存储单元的设计

  2. 开关电流技术是近年来提出的一种新的模拟信号采样、保持、处理技术。与已成熟的开关电容技术相比， 开关电流技术不需要线性电容和高性能运算放大器， 整个电路均由MOS 管构成， 因此可与标准数字CMOS 工艺兼容， 可与数字电路使用相同工艺并集成在同一块芯片上， 这预示着它将在数模混合集成电路的发展中扮演重要角色. 但是开关电流电路中存在一些非理想因素， 其中时钟馈通误差尤为突出， 它直接影响到电路的性能。近年来， 国际上已提出了一些减少时钟馈通误差的技术方案， 例如虚假补偿技术、全差分结构、多相复杂

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：277kb
    • 提供者：weixin_38560107

  1. 模拟技术中的一种改进型开环高速高精度采样保持电路的设计

  2. 摘 要：设计了一种改进型开环结构采样保持电路。与传统M川er电容开环结构相比，本设计采用了新型Bootstrapped开关，不但实现了沟道导通电阻线性化，而且消除了与输入信号相关的时钟馈通；采用全差分结构消除了共模信号引入的误差以及偶阶谐波，提高了电路的信噪比；采用高速高精度缓冲器增大电路的驱动能力，实现了高速高精度采样。设计采用O．35 m n—welI cMOS工艺，经仿真验证，在驱动2．5pF负载电容下采样率达到10OMsPS，电路有效位数l2bits，功耗为21．5mW 。 　　1前言

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：77kb
    • 提供者：weixin_38518006

  1. 电源技术中的高性能CMOS采样保持电路的设计

  2. 0 引言 　　采样／保持电路是模数转换器的重要组成部分，它的性能决定着整个A／D转换器的性能。随着科学技术的发展，系统对A／D转换器的速度和精度要求越来越高，因此，设计一个高性能的采样／保持电路就显得尤为重要。 　　一般的采样保持电路都是采用开关电容电路来实现的。由于MOS开关固有的电荷注入与时钟馈通效应，采样／保持电路一般难以得到理想的情况。尽管已经提出了许多技术和电路结构［1］但是电荷注人和时钟馈通效应所导致的非线性对电路性能的影响还是很大。 　　采样／保持电路的另外一个设计难点在于运

  3. 所属分类：其它

    • 发布日期：2020-11-26
    • 文件大小：190kb
    • 提供者：weixin_38619207

  1. 模拟技术中的一种高增益低功耗CMOS运算跨导放大器的设计

  2. 引言    随着电子技术的进步，数字电视也得到了迅猛发展，其中视频数字编解码芯片是它的核心部件，而ADC又是影响其性能的关键模块，因此设计高性能的模拟前端ADC成为IC设计的挑战。本文设计了一种在12位精度、80MHz采样率的ADC中负责采样保持的核心电路—运算跨导放大器 (OTA)。 运放结构的选择    根据ADC的要求可以推算出运放的性能指标，如表1所示，据此可以选择运放的结构。目前常见的三种基本的运算放大器结构如图1所示。图1(a)是简单的两级运放，它具有大的输出摆幅2(Vdd-2V

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：335kb
    • 提供者：weixin_38721565

  1. 高性能CMOS采样保持电路的设计

  2. 0引言采样／保持电路是模数转换器的重要组成部分，它的性能决定着整个A／D转换器的性能。随着科学技术的发展，系统对A／D转换器的速度和精度要求越来越高，因此，设计一个高性能的采样／保持电路就显得尤为重要。一般的采样保持电路都是采用开关电容电路来实现的。由于MOS开关固有的电荷注入与时钟馈通效应，采样／保持电路一般难以得到理想的情况。尽管已经提出了许多技术和电路结构［1］但是电荷注人和时钟馈通效应所导致的非线性对电路性能的影响还是很大。采样／保持电路的另外一个设计难点在于运算放大器的设计。采样／保持

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：203kb
    • 提供者：weixin_38682026

  1. 开关电流电路延迟线的设计

  2. 0 引言 　　开关电流技术是近年来提出的一种新的模拟信号采样、保持、处理技术。与已成熟的开关电容技术相比，开关电流技术不需要线性电容和高性能运算放大器，整个电路均由MOS管构成，因此可与标准数字CMOS工艺兼容，可与数字电路使用相同工艺，并集成在同一块芯片上，所以也有人称之为数字工艺的模拟技术。但是开关电流电路中存在一些非理想因素，如时钟馈通误差和传输误差，它直接影响到电路的性能。 　　本文详细分析了第二代开关电流存储单元存在的问题，提出了改进方法，并设计了延迟线电路。此电路可以地对信号进行

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：163kb
    • 提供者：weixin_38606041

  1. 一种改进型开环高速高采样保持电路的设计

  2. 摘 要：设计了一种改进型开环结构采样保持电路。与传统M川er电容开环结构相比，本设计采用了新型Bootstrapped开关，不但实现了沟道导通电阻线性化，而且消除了与输入信号相关的时钟馈通；采用全差分结构消除了共模信号引入的误差以及偶阶谐波，提高了电路的信噪比；采用高速高精度缓冲器增大电路的驱动能力，实现了高速高精度采样。设计采用O．35 m n—welI cMOS工艺，经仿真验证，在驱动2．5pF负载电容下采样率达到10OMsPS，电路有效位数l2bits，功耗为21．5mW 。 　　1前言

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：88kb
    • 提供者：weixin_38647925