注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 赛灵思FPGA设计高级技巧篇－－华为内部资料

  2. 任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其它事情交给工具就行了在这种思想影响下工程师在用HDL语言描述电路时脑袋里没有任何电路概念或者非常模糊也不清楚自己写的代码综合出来之后是什么样子映射到芯片中又会是什么样子有没有充分利用到FPGA的一些特殊资源遇到问题立刻想到的是换速度更快容量更大的FPGA器件导致物料成本上升更为要命的是由于不了解器件结构更不了解与器件结构紧密相关的设计技巧过分依赖综合等工具工具不行自己也就束手无策导致问

  3. 所属分类：硬件开发

    • 发布日期：2010-07-16
    • 文件大小：2mb
    • 提供者：gzhengyu

  1. 高级ASIC芯片综合03

  2. 高级ASIC芯片综合，高级ASIC芯片综合，高级ASIC芯片综合，高级ASIC芯片综合

  3. 所属分类：嵌入式

    • 发布日期：2010-08-25
    • 文件大小：7mb
    • 提供者：nikalew

  1. 高级ASIC芯片综合part04

  2. 高级ASIC芯片综合，高级ASIC芯片综合高级ASIC芯片综合高级ASIC芯片综合

  3. 所属分类：嵌入式

    • 发布日期：2010-08-25
    • 文件大小：7mb
    • 提供者：nikalew

  1. 高级ASIC芯片综合part05

  2. 高级ASIC芯片综合，高级ASIC芯片综合，高级ASIC芯片综合，高级ASIC芯片综合

  3. 所属分类：嵌入式

    • 发布日期：2010-08-25
    • 文件大小：7mb
    • 提供者：nikalew

  1. 高级ASIC芯片综合part06

  2. 高级ASIC芯片综合，高级ASIC芯片综合，高级ASIC芯片综合，高级ASIC芯片综合，

  3. 所属分类：嵌入式

    • 发布日期：2010-08-25
    • 文件大小：7mb
    • 提供者：nikalew

  1. 高级ASIC芯片综合07

  2. 高级ASIC芯片综合，高级ASIC芯片综合，高级ASIC芯片综合，高级ASIC芯片综合

  3. 所属分类：嵌入式

    • 发布日期：2010-08-25
    • 文件大小：7mb
    • 提供者：nikalew

  1. 高级ASIC芯片综合08

  2. 高级ASIC芯片综合，高级ASIC芯片综合高级ASIC芯片综合，高级ASIC芯片综合

  3. 所属分类：嵌入式

    • 发布日期：2010-08-25
    • 文件大小：7mb
    • 提供者：nikalew

  1. 高级ASIC芯片综合09

  2. 高级ASIC芯片综合，高级ASIC芯片综合，高级ASIC芯片综合，高级ASIC芯片综合

  3. 所属分类：嵌入式

    • 发布日期：2010-08-25
    • 文件大小：7mb
    • 提供者：nikalew

  1. 高级ASIC芯片综合part10

  2. 高级ASIC芯片综合，高级ASIC芯片综合，高级ASIC芯片综合，高级ASIC芯片综合

  3. 所属分类：嵌入式

    • 发布日期：2010-08-25
    • 文件大小：2mb
    • 提供者：nikalew

  1. Advanced_ASIC_Chip_Synthesis_Using_Synopsys_DC PhyC PT

  2. 高级ASIC芯片综合——使用Synopsys Design Compiler Physical Compiler和PrimeTime(第2版) 英文原版

  3. 所属分类：硬件开发

    • 发布日期：2012-06-18
    • 文件大小：15mb
    • 提供者：echo1990

  1. 高级ASIC芯片综合

  2. 《高级ASIC芯片综合》(第2版)(翻译版)描述了使用Synopsys工具进行ASIC芯片综合、物理综合、形式验证和静态时序分析的最新概念和技术，同时针对VDSM（超深亚微米）工艺的完整ASIC设计流程的设计方法进行了深入的探讨。《高级ASIC芯片综合》(第2版)(翻译版)的重点是使用Synopsys工具解决各种VDSM问题的实际应用。读者将详细了解有效处理复杂亚微米ASIC的设计方法，其重点是HDL的编码风格、综合和优化、动态仿真、形式验证、DFT扫描插入、lmks to layout、物理

  3. 所属分类：硬件开发

    • 发布日期：2012-10-17
    • 文件大小：24mb
    • 提供者：xine2009

  1. 高级芯片综合

  2. 该书对数字集成电路物理设计及其芯片综合，集成电路后端设计流程有详细的描述

  3. 所属分类：其它

    • 发布日期：2012-10-24
    • 文件大小：2mb
    • 提供者：caoruiping1

  1. 高级ASIC芯片综合.pdf

  2. 不是特别清晰，但是能看清，pdf添加了书签。

  3. 所属分类：嵌入式

    • 发布日期：2012-12-04
    • 文件大小：24mb
    • 提供者：z35253215

  1. 高级ASCI芯片综合

  2. 详细介绍了芯片综合过程。内容深入浅出，明了易懂。

  3. 所属分类：讲义

    • 发布日期：2014-06-02
    • 文件大小：24mb
    • 提供者：bbc1111111

  1. 高级ASIC芯片综合中文版

  2. 高级ASIC芯片综合中文版，ASIC芯片设计必备工具书，高清PDF资源

  3. 所属分类：嵌入式

    • 发布日期：2018-07-29
    • 文件大小：4mb
    • 提供者：suifanchang

  1. 高级ASIC芯片综合.part5.rar

  2. 综合（Synthesis）=转换(translation)+映射(mapping)+优化(optimization) 转换：将RTL电路转换为与工艺无关的通用门级网表GTECH，例如布尔逻辑，与或非门； 映射：将转换后的门电路映射到特定工艺库上，例如TSMC48nm工艺； 优化：添加时序、面积、功耗等方面约束，生成理想中的电路。

  3. 所属分类：其它

    • 发布日期：2020-09-18
    • 文件大小：12mb
    • 提供者：NUCYJM1

  1. 高级ASIC芯片综合.part4.rar

  2. 综合（Synthesis）=转换(translation)+映射(mapping)+优化(optimization) 转换：将RTL电路转换为与工艺无关的通用门级网表GTECH，例如布尔逻辑，与或非门； 映射：将转换后的门电路映射到特定工艺库上，例如TSMC48nm工艺； 优化：添加时序、面积、功耗等方面约束，生成理想中的电路。

  3. 所属分类：其它

    • 发布日期：2020-09-18
    • 文件大小：15mb
    • 提供者：NUCYJM1

  1. 高级ASIC芯片综合.part3.rar

  2. 综合（Synthesis）=转换(translation)+映射(mapping)+优化(optimization) 转换：将RTL电路转换为与工艺无关的通用门级网表GTECH，例如布尔逻辑，与或非门； 映射：将转换后的门电路映射到特定工艺库上，例如TSMC48nm工艺； 优化：添加时序、面积、功耗等方面约束，生成理想中的电路。

  3. 所属分类：其它

    • 发布日期：2020-09-18
    • 文件大小：15mb
    • 提供者：NUCYJM1

  1. 高级ASIC芯片综合.part2.rar

  2. 综合（Synthesis）=转换(translation)+映射(mapping)+优化(optimization) 转换：将RTL电路转换为与工艺无关的通用门级网表GTECH，例如布尔逻辑，与或非门； 映射：将转换后的门电路映射到特定工艺库上，例如TSMC48nm工艺； 优化：添加时序、面积、功耗等方面约束，生成理想中的电路。

  3. 所属分类：其它

    • 发布日期：2020-09-18
    • 文件大小：15mb
    • 提供者：NUCYJM1

  1. 高级ASIC芯片综合.part1.rar

  2. 综合（Synthesis）=转换(translation)+映射(mapping)+优化(optimization) 转换：将RTL电路转换为与工艺无关的通用门级网表GTECH，例如布尔逻辑，与或非门； 映射：将转换后的门电路映射到特定工艺库上，例如TSMC48nm工艺； 优化：添加时序、面积、功耗等方面约束，生成理想中的电路。

  3. 所属分类：其它

    • 发布日期：2020-09-18
    • 文件大小：15mb
    • 提供者：NUCYJM1
« 12 3 »