高速串行数据接收器IC的可测性设计 来新泉 张劼 集成电路芯片的测试已经成为现代集成电路设计的关键，本方案针对高速串行数据接收器专用集成电路的测试难点，提出了可行的测试电路，通过添加测试引脚、设计专用测试模式以及采用内建自测试等方法有效的解决了该芯片电路的功能测试和电气性能测试。 随着现代通信技术的发展，SERDES，即SERializer（串行器）/DESerial