注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 高速设计的板级信号处理(上).pdf

  2. 高速数字系统的振铃和串扰问题一直是一个令人头疼的问题，特别是在今 天，越来越多的VLSI芯片工作在100MHz的频率以上，450MHz的CPU也将广泛 应用，信号的边沿越来越陡（已达到ps级），这些高速器件性能的增加也给高 速系统设计带来了困难。同时，高速系统的体积不断减小使得印制板的密度迅速 提高。比较现在新的PC主板与几年前的主板，可以看到新的主板上加入了许多 端接。信号完整性问题已经成为新一代高速产品设计中越来越值得注意的问题， 这已是毋庸置疑的了。

  3. 所属分类：嵌入式

    • 发布日期：2009-06-04
    • 文件大小：255kb
    • 提供者：shijizhen123

  1. 高速电路板的设计方法

  2. 当今对于系统的设计来说，最重要的因素就是速度。我们通常采用的是 66MHz~200MHz 的处理器，233MHz 和266MHz 处理器的应用也越来越广泛。 提出高速要求的原因有两个：一、要求系统在人们认为适合的时间帧中完成复杂 的任务。比如说，即使是最基本的计算机动画制作也需要通过处理大量的信息才能够完成。二、元件厂商能够生产出高速器件。目前，可编程阵列逻辑（PAL®）器件可提供的传输延迟是4.5 ns，而复杂的PLD（如MACH®）的传输延迟是5ns，这似乎是快速的，但并不是传输延迟造成的

  3. 所属分类：Android

    • 发布日期：2011-11-12
    • 文件大小：1mb
    • 提供者：liufengl138

  1. ADI-射频及高速器件指南.

  2. ADI 技术指南合集，第一版，射频及高速器件：直接数字频率合成 (DDS) 基本原理

  3. 所属分类：硬件开发

    • 发布日期：2018-04-06
    • 文件大小：3mb
    • 提供者：dennistian7966

  1. 高速电路设计：互连时序模型与布线长度分析

  2. 本文对常用高速器件的互连时序建立模型，并给出一般性的时序分析公式。为体现具体问题具体分析的原则，避免将公式当成万能公式，文中给出了MII 、RMII、RGMII和SPI的实例分析。实例分析中，结合使用公式分析和理论分析两种方法，以实例证明公式的局限性和两种方法的利弊。本文最后还基于这些实例分析，给出了SDRAM和DDR SDRAM等布线的一般性原则。

  3. 所属分类：其它

    • 发布日期：2020-07-22
    • 文件大小：106kb
    • 提供者：weixin_38514872

  1. (多图)高速数字电路设计：互连时序模型与布线长度分析

  2. 高速电路设计领域，关于布线有一种几乎是公理的认识，即“等长”走线，认为走线只要等长就一定满足时序需求，就不会存在时序问题。本文对常用高速器件的互连时序建立模型，并给出一般性的时序分析公式。

  3. 所属分类：其它

    • 发布日期：2020-08-01
    • 文件大小：69kb
    • 提供者：weixin_38501206

  1. 基于OMAP-L138的数字接收机高速传输系统设计

  2. 基于TI公司的双核处理器OMAP-L138，完成了数字接收机中从无线电磁信号到网络频谱信息的高速传输系统。重点介绍了系统中各高速器件之间的接口连接以及相关软件设计。在ARM与DSP的高速通信中提出了双FIFO共享内存的结构，大大提高了双核通信的性能。本系统大幅提高了频谱监测中的数据吞吐能力，保证了对更高带宽频谱监测的可能性。同时此系统可以很方便地扩展到其他应用，具有一定的参考价值。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：246kb
    • 提供者：weixin_38679233

  1. 电源完整性与地弹噪声的高速PCB仿真

  2. 随着信号的沿变化速度越来越快，今天的高速数字电路板设计者所遇到的问题在几年前看来是不可想象的。对于小于1纳秒的信号沿变化，PCB板上电源层与地层间的电压在电路板的各处都不尽相同，从而影响到IC芯片的供电，导致芯片的逻辑错误。为了保证高速器件的正确动作，设计者应该消除这种电压的波动，保持低阻抗的电源分配路径

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：387kb
    • 提供者：weixin_38667849

  1. PCB技术中的一种高速DSP的PCB抗干扰设计技术

  2. 引言 　　近几年来，随着新工艺、新器件的迅速发展，高速器件变得越来越普及，高速电路设计也就成了普遍需要的技术。TI公司的DsPs芯片TMS320C62xx、C64xx、C67xx系列器件是发展非常迅速的高速器件之一。C6000内部结构为定点，浮点系列兼容DsP，目前CPU主频100MHz,-4i00MHz。具有VelociTITM先进的甚长指令字（VLIW）结构内核，可以做到一个指令周期并行执行8条32 bit的指令。由于其具有高速运算能力，广泛应用在通信、电子对抗、雷达和图像处理等需要高度智

  3. 所属分类：其它

    • 发布日期：2020-11-02
    • 文件大小：126kb
    • 提供者：weixin_38500734

  1. 基础电子中的利用VNA分析高速线上的串扰

  2. 差分电路可以有效地去除高频、高速设计中的共模噪声。差分器件和传输线不仅常被用于高速数字总线设计，而且也被用于包括手机在内的许多射频和微波产品中。与测试传统的单端器件相比，测试差分器件和传输线需要更多的测试端口。Anritsu(安立)公司的12端口矢量网络分析仪(VNA)能够对工作在40~65GHz频率范围内的单端信号、混合模式和差分器件进行散射参数(S参数)测试，非常适合高速器件和系统的信号完整性(SI)测量。 　　Anritsu的12端口65GHz系统由一个型号为37397D的双端口VNA系

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：190kb
    • 提供者：weixin_38629449

  1. 高速存储器接口的低成本FPGA解决方案详解

  2. 存储器已广泛地应用于当今的电子系统。由于系统带宽的不断增加，存储器技术针对更高的速度和性能进行了优化。结果，下一代存储器接口的设计变得越来越具有挑战性。 　　在诸如FPGA的可编程器件中实现高速、高效的存储器接口对于设计者来说一直是一个主要的挑战。 　　以往，只有少数FPGA支持能可靠地与下一代高速器件接口的构建模块，这些FPGA通常是高端的昂贵器件。 　　不过，现在LatticeEC FPGA系列也提供在低成本FPGA结构中实现下一代DDR2、QDR2以及RLDRAM控制器所需的构

  3. 所属分类：其它

    • 发布日期：2020-11-30
    • 文件大小：99kb
    • 提供者：weixin_38543749

  1. Microchip以10 MHz高速器件扩展32 Kb SPI串行EEPROM系列

  2. 全球领先的单片机和模拟半导体供应商——Microchip Technology Inc.（美国微芯科技公司）近日宣布，推出25AA320A和25LC320A（25XX320A）器件以扩展其32 Kb SPI串行EEPROM系列。新器件的速度可达10 MHz，采用超薄MSOP及TSSOP封装，以及大部分标准封装。这些器件有助于客户将32 Kb设计轻松升级至10 MHz，尽享Microchip产品的高度耐用性和质量，以及供货准时、交付期短等优点。 　　25XX320A SPI串行EEPROM具有快

  3. 所属分类：其它

    • 发布日期：2020-11-29
    • 文件大小：59kb
    • 提供者：weixin_38677227

  1. 赛普拉斯准许在MoBL-USB和EZ-USB高速器件中使用Murata陶瓷谐振器

  2. 赛普拉斯半导体公司于宣布已经准许Murata Electronics公司的新型CSTCE24M0XK2XXX-R0陶瓷谐振器与Cypress的MoBL-USB:trade_mark: 和EZ-USB:registered:系列高速USB器件配合使用。 　　  　　这款24MHz谐振器的外形尺寸仅为3.2×1.3×1.0mm，与高速USB设计中常用的11.35×4.65×3.5mm晶体相比，其电路板占用面积和厚度分别缩减了90%和70%。在诸如移动手机（Cypress的MoBL-USB FX2

  3. 所属分类：其它

    • 发布日期：2020-11-28
    • 文件大小：65kb
    • 提供者：weixin_38606294

  1. 嵌入式系统/ARM技术中的Philips 新型高速 USB 外设器件

  2. 皇家飞利浦电子公司（Philips）日前推出一种新型高速通用串行总线（USB）外设器件，它与USB实施者论坛的点对点视频流视频级规范修订版1.1完全兼容。这一新器件能实现与系统编解码器的专用连接，可将通过USB进行传输的音频/视频流给系统硬/软件带来的压力降至最小。这样，消费电子和计算机外设厂商即可更简便地在其产品中实现高质量的视频流。这一新型高速器件是专为摄像机、便携式媒体播放器、电视高频头及机顶盒设计的。 飞利浦半导体连接副总裁兼总经理Paul Marino表示：“支持USB视频级将成为微

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：49kb
    • 提供者：weixin_38592548

  1. PCB技术中的电源完整性与地弹噪声的高速PCB仿真

  2. 随着信号的沿变化速度越来越快，今天的高速数字电路板设计者所遇到的问题在几年前看来是不可想象的。对于小于1纳秒的信号沿变化，PCB板上电源层与地层间的电压在电路板的各处都不尽相同，从而影响到IC芯片的供电，导致芯片的逻辑错误。为了保证高速器件的正确动作，设计者应该消除这种电压的波动，保持低阻抗的电源分配路径。 　　为此，你需要在电路板上增加退耦电容来将高速信号在电源层和地层上产生的噪声降至最低。你必须知道要用多少个电容，每一个电容的容值应该是多大，并且它们放在电路板上什么位置最为合适。一方面你可能

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：101kb
    • 提供者：weixin_38553381

  1. 模拟技术中的基于AD9238的高速高精度ADC采集系统

  2. 0 引言 在电子测量系统中，常常需要对高速信号进行采集与处理，且在很多领域对数据采集与处理系统的精度要求还非常高。因此，设计一个好的高速高精度采集系统尤为重要。对于高速数据采集系统，人们通常选择用FPGA、DSP等高速器件来实现的方法和MCU比起来，其成本较高。其实，在有些系统中，并不要求对数据进行实时采集，这时，用价格低廉的MCU即可实现。本文给出了一个由MCU控制、利用FIFO作为缓冲器的高速AD采样电路，巧妙的实现了高速AD采样与较慢速的MCU数据处理间的链接。 1 系统基本原理

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：144kb
    • 提供者：weixin_38636983

  1. PCB技术中的高速DSP系统PCB板的可靠性设计

  2. 摘要：本文介绍了高速DSP系统PCB板的特点以及可靠性设计应注意的几个问题，包括电源设计、软硬件抗干扰设计、电磁兼容性设计、散热设计以及高速电路重要信号线的布线方法，使各项设计更加合理，易于工程实现。 　　关键词：PCB 板设计；电路板布线；抗干扰；散热         引言         　　由于微电子技术的高速发展，由IC芯片构成的数字电子系统朝着规模大、体积小、速度快的方向飞速发展，而且发展速度越来越快。新器件的应用导致现代EDA设计的电路布局密度大，而且信号的频率也很高，随着高速器件的

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：98kb
    • 提供者：weixin_38550137

  1. 电源完整性与地弹噪声的高速PCB仿真

  2. 随着信号的沿变化速度越来越快，今天的高速数字电路板设计者所遇到的问题在几年前看来是不可想象的。对于小于1纳秒的信号沿变化，PCB板上电源层与地层间的电压在电路板的各处都不尽相同，从而影响到IC芯片的供电，导致芯片的逻辑错误。为了保证高速器件的正确动作，设计者应该消除这种电压的波动，保持低阻抗的电源分配路径。 　　为此，你需要在电路板上增加退耦电容来将高速信号在电源层和地层上产生的噪声降至。你必须知道要用多少个电容，每一个电容的容值应该是多大，并且它们放在电路板上什么位置为合适。一方面你可能需要很

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：100kb
    • 提供者：weixin_38604653

  1. 高速DSP系统PCB板的可靠性设计

  2. 摘要：本文介绍了高速DSP系统PCB板的特点以及可靠性设计应注意的几个问题，包括电源设计、软硬件抗干扰设计、电磁兼容性设计、散热设计以及高速电路重要信号线的布线方法，使各项设计更加合理，易于工程实现。 　　关键词：PCB 板设计；电路板布线；抗干扰；散热         引言         　　由于微电子技术的高速发展，由IC芯片构成的数字电子系统朝着规模大、体积小、速度快的方向飞速发展，而且发展速度越来越快。新器件的应用导致现代EDA设计的电路布局密度大，而且信号的频率也很高，随着高速器件的

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：97kb
    • 提供者：weixin_38594266

  1. 高速PCB层板叠层配置实例

  2. 6层板是中等复杂度的低成本PCB的常用选择，如图所示为一典型6层PCB的叠层设计，它包含两个信号层、一个电源层和一个地层。 　　图  6层板叠层设计实例 　　如果系统中用到多个电源，电源层就必须被分割成多个实体区域，那么第4层和第6层上的高速走线应尽量避免跨越参考平面上的缝隙。如果布线空间允许的话，尽量不要将高速信号走线安排到这两层上。 　　根据不要使用返回电流改变参考平面的原则，可以设定第1层和第3层为一个布线组合，第4层和第6层为一个布线组合。因为第5层是多电源参考平面的关系，高速器件

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：64kb
    • 提供者：weixin_38609128

  1. 一种高速DSP的PCB抗干扰设计技术

  2. 引言 　　近几年来，随着新工艺、新器件的迅速发展，高速器件变得越来越普及，高速电路设计也就成了普遍需要的技术。TI公司的DsPs芯片TMS320C62xx、C64xx、C67xx系列器件是发展非常迅速的高速器件之一。C6000内部结构为定点，浮点系列兼容DsP，目前CPU主频100MHz,-4i00MHz。具有VelociTITM先进的甚长指令字（VLIW）结构内核，可以做到一个指令周期并行执行8条32 bit的指令。由于其具有高速运算能力，广泛应用在通信、电子对抗、雷达和图像处理等需要高度智

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：130kb
    • 提供者：weixin_38548704
« 12 3 4 5 6 7 8 9 10 ... 50 »