注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 一种超高速并行采样技术的研究与实现.pdf

  2. 并行采样技术是提高实时采样率的一种重要手段。基于时间交替并行采样技术, 设计了一种由3 Gsps 采样率的模 数转换器实现双通道6 Gsps 采样率的数据采集系统, 重点对高速采样时钟分相延迟控制与同步时钟传输处理、基于IDDR 的高 速数据流分相处理、基于FIFO 高速缓存与基于DDR2 深存储的双重构架、板级设计的信号完整性等关键技术进行了详细探讨, 同时对系统的软件架构也进行了介绍, 最后给出信号实时数据采集的实验结果, 并对系统的信噪比和有效位数进行了详细分析, 得出系统的性能指标达到

  3. 所属分类：专业指导

    • 发布日期：2010-08-27
    • 文件大小：402kb
    • 提供者：mailofdong

  1. 串行及并行A_D转换器在高速数据采集中的采样差别性分析

  2. 串行及并行A_D转换器在高速数据采集中的采样差别性分析

  3. 所属分类：硬件开发

    • 发布日期：2011-07-12
    • 文件大小：980kb
    • 提供者：dq6502011

  1. 高速数据采集卡—全球顶级产品系列推荐

  2. 高速数据采集卡---全球顶级产品系列推荐！ 西安真荣电子科技有限公司是国内顶尖的高速数据采集卡及数据处理、存储及回放产生设备系统集成商，公司具有强大的研发集成能力，是多家国际高速数据采集卡厂商的系统集成商，包括Alazartech 、SP Devices、GAGE等。我们提供国际一流的高速数据采集卡、高速任意波形发生卡，高速信号处理卡及相关高性能存储处理系统。产品主要应用于雷达，通信，生物医学，超声无损检测，分布式光纤测试，质谱，高能物理，高压局放监控等领域。 我们提供全球采样最快的高速数据采

  3. 所属分类：硬件开发

    • 发布日期：2011-11-12
    • 文件大小：2mb
    • 提供者：bh1206

  1. 高速串行数字接口数据恢复模块Verilog代码

  2. 对串行通信接口进行数据恢复的verilog代码，采用过采样技术将串行bit流数据还原成并行字节输出，在EP3系列FPGA上可达到200Mbps以上的速率

  3. 所属分类：硬件开发

    • 发布日期：2012-05-10
    • 文件大小：8kb
    • 提供者：anjoid

  1. FPGA轻松实现高速IO串口-Xilinx公司技术营销部制

  2. 介绍 I/O性能极限………………………………………………......................................................…………………….....1 针对I/O的数字设计解决方案………………………………………………………………………..……….………………….1 千兆位级串行技术介绍…………………………………………………………………………………………………………..1 数字电子通信的历史……………………………………………………………………………………

  3. 所属分类：硬件开发

    • 发布日期：2012-07-21
    • 文件大小：4mb
    • 提供者：wayne1025

  1. 基于FPGA高速并行采样技术的研究

  2. 介绍一种基于四通道 ADC 的高速交错采样设计方法以 及在 FPGA 平台 上的实 现。着重 阐述四通 道高速 采样 时钟的设计与实现、高速数据的同步接收以及采样 数据的 校正算 法。实验及 仿真结 果表明, 同 步数据 采集的结 构设计 和预 处理算法, 能良好抑制并行 ADC 输出 信号因相位偏移、时钟抖动等造成的失配误差。 关键词: 交错采样; 高速采样时钟; 同步接收 ; 信号处理

  3. 所属分类：电信

    • 发布日期：2013-01-09
    • 文件大小：443kb
    • 提供者：beta500

  1. 基于FPGA的高速并行采样技术研究

  2. 基于FPGA的高速并行采样技术研究，可以实现高速并行采样对AD

  3. 所属分类：嵌入式

    • 发布日期：2014-08-11
    • 文件大小：411kb
    • 提供者：yybbond

  1. ADS8364高速采集芯片

  2. ADS8364是一种高速、低功耗、6通道同步采样转换器件, 它是16位高速并行接口的模数转换芯片。

  3. 所属分类：嵌入式

    • 发布日期：2009-04-13
    • 文件大小：391kb
    • 提供者：huayunjiao

  1. 基于高速采集技术的核信号采集系统设计

  2. 基于高速采集技术的核信号采集系统设计，周靖，方方，描述了一种基于高速采集技术的核信号采集系统设计方案。利用ADC时间交替并行采样技术实现了一种通用的、用相对较低速的 ADC 器件实�

  3. 所属分类：其它

    • 发布日期：2020-02-21
    • 文件大小：498kb
    • 提供者：weixin_38614417

  1. 基于FPGA的八通道高速ADC的时序设计

  2. 针对八通道采样器AD9252的高速串行数据接口的特点，提出了一种基于FPGA时序约束 的高速解串方法。使用Xilinx公司的FPGA接收高速串行数据，利用FPGA内部的时钟管理模块DCM、位置约束和底层工具Planahead实现高速串并转换中数据建立时间和保持时间的要求，实现并行数据的正确输出。最后通过功能测试和时序测试，验证了设计的正确性。此方法可适用于高端和低端FPGA，提高了系统设计的灵活性，降低了系统的成本。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：73kb
    • 提供者：weixin_38652090

  1. 高速信号采集记录仪设计

  2. 针对高速信号实时采集存储的需求，设计了一种高速信号采集记录仪。记录仪通过高速A/D转换器对信号进行采样，并实时存入NAND FLASH存储阵列中。为提高数据存储速率，综合采用并行总线、交错双平面页编程、多级流水线等技术，大幅提升FLASH的写入速度。记录仪可实现8bit、200MSPS的采样速率，并可将速率为200MB/s的采样数据实时存储。

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：74kb
    • 提供者：weixin_38610717

  1. 基于光纤通信的分布式高速高精度数据采集系统设计

  2. 绍了一个高精度、高信噪比的远距离分布式多通道数据采集系统的设计方法。该系统由前端采集模块和后端解算卡组成，其中前端分布式采集模块负责对模拟信号进行采样并在抗混叠数字滤波后，通过光纤通道将数据传给后端的实时解算卡做进一步的并行解算与分析处理。经最小二乘曲线拟合法测试表明，该采集系统的采样误差小于0．1％。

  3. 所属分类：其它

    • 发布日期：2020-07-28
    • 文件大小：74kb
    • 提供者：weixin_38551143

  1. 基于JESD204协议的高速串行采集系统

  2. 在通信设施、成像设备、工业仪器仪表等需要大量数据的系统中，要求数据转换级提供越来越宽的分辨率和越来越高的采样率。并行接口的物理布局和串行LVDS方法的比特率限制，给设计人员带来技术障碍。文中基于Xilinx Vertx6 FPGA的GTX高速串行接口实现了JESD204B协议，有效地解决了传统采集数据并行传输时的各种问题。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：96kb
    • 提供者：weixin_38659955

  1. 并行模数转换器ADS8364与TMS320F2812的接口设计

  2. ADS8364是美国德州仪器公司(TI)的一款六通道、16位并行输出、同步采样的模数转换器。该芯片提供了一个灵活的高速并行接口，可以直接与数字信号处理器TMS320F2812相连。本文主要介绍了这个接口的软、硬件设计，着重论述了这两款芯片是如何配置启动和工作的。本设计广泛应用于电机控制、多轴定位系统、三相功率转换、多通道数据采集等场合。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：209kb
    • 提供者：weixin_38625599

  1. 时钟分配芯片在高速并行数据采集中的应用

  2. 模拟世界与数字世界相互转换的理论基础是抽样定理。抽样定理告诉我们，如果是带限的连续信号，且样本取得足够密(采样率ωs≥2ωM)，那么该信号就能唯一地由其样本值来表征，且能从这些样本值完全恢复出原信号。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：261kb
    • 提供者：weixin_38617413

  1. 单片机与DSP中的时钟分配芯片在高速并行数据采集中的应用

  2. 1 经典采样理论 　　模拟世界与数字世界相互转换的理论基础是抽样定理。抽样定理告诉我们，如果是带限的连续信号，且样本取得足够密(采样率ωs≥2ωM)，那么该信号就能唯一地由其样本值来表征，且能从这些样本值完全恢复出原信号。连续时间冲激串抽样如图1所示，其时域波形和相应的频谱如图2所示。 　　根据采样定理，如果样本点取得不足(ωs<2ωM，即欠采样)，信号的频谱将发生混叠，如图3所示。所以如果要完整地恢复信号，必须保证足够的采样点。 　　2 多片ADC采样方式 　　单

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：223kb
    • 提供者：weixin_38595606

  1. 高速双口RAM IDT7026的原理和应用

  2. 摘要：IDT7026是美国IDT公司开发研制的高速16k×16bit的双口静态RAM。它可允许两个端口同时进行高速读写数据，内含主/从控制脚，并具有标识器功能。文中介绍了IDT7026的内部组成、功能及原理，并给出具体的应用电路框图。   关键词：双口RAM高速并行接口信号处理1概述在高速数据采集和处理系统中，随着采样数据量的增大及信息处理任务的增加，对数据传送的要求也越来越高。在系统或模块间如果没有能够高速传送数据的接口，则在数据传送时极易造成瓶颈堵塞现象，从而影响整个系统对数据的处理能力。所

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：200kb
    • 提供者：weixin_38544978

  1. 分段式双通道高速数据采集与处理系统

  2. 摘要：提出了一种分段式双通道高速数据采集系统的设计方案。对其中高速A/D、高速存储、智能控制以及接口译码等模块进行了介绍。该设计方案解决了高速实时信号与接口总线之间的速度兼容问题，单双踪采样频率可调，具有较好的工业应用价值。  关键词：数据采集双通道静态RAM频率可调总线接口本文设计并实现了一种分段式双通道高速数据采集与处理系统，与CP机信号处理软件系统结合，可很好地实现各种高速信号的采集与分析。该系统通过高速静态RAM，分段存储经A/D转换得到的数据，从而解决了高速实时信号与接口总线之间的速度

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：159kb
    • 提供者：weixin_38653040

  1. 基于SATA硬盘和FPGA的高速数据采集存储系统

  2. 为解决现有采集存储系统不能同时满足高速率采集，大容量脱机且长时间持续存储的问题，设计了一种基于SATA硬盘和FPGA的数据采集和存储方案。本设计由AD9627转换芯片，Altera Cyclone系列FPGA，JM20330串并转换双向桥接芯片完成硬件架构，由Verilog HDL语言编程实现软件架构，直接使用FPGA编程实现数据的多通道分配和磁盘阵列控制，分时处理A/D芯片采集到的高速率大容系量数据，再由串并转换芯片将目标数据存入串口SATA硬盘。实验结果表明，在150 MHZ的采样频率下，设

  3. 所属分类：其它

  1. 高速并行成型滤波器的FPGA实现方法

  2. 成型滤波器是消除码间串扰的最有效手段之一，常规做法是利用查找表存储乘累加运算结果来实现，随着滤波器系数的增加，这种查找表算法导致现场可编程门阵列（FPGA）硬件资源的指数增长；对于可变符号速率的要求，常规做法是利用插值和抽取的方法实现数字信号的变采样处理，这种方法实现复杂，硬件成本高。文中提出了一种高速并行成型滤波器的FPGA实现方法，这种基于群延时结构的查找表算法，所需的查找表只需存储单位冲击响应的采样值，利用数据时钟相位对于查找表进行寻址，可灵活适应数据速率的变化。并且这种算法特别适用于并行

  3. 所属分类：其它

« 12 3 4 5 6 7 »