注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 时钟分配芯片在高速并行数据采集中的应用.pdf

  2. 时钟分配芯片在高速并行数据采集中的应用.pdf

  3. 所属分类：嵌入式

    • 发布日期：2010-07-13
    • 文件大小：560kb
    • 提供者：hglikun

  1. 基于CUDA的高速并行高斯滤波算法

  2. 基于CUDA的高速并行高斯滤波算法 快速高效地实现高斯滤波

  3. 所属分类：专业指导

  1. 基于FPGA高速并行采样技术的研究

  2. 介绍一种基于四通道 ADC 的高速交错采样设计方法以 及在 FPGA 平台 上的实 现。着重 阐述四通 道高速 采样 时钟的设计与实现、高速数据的同步接收以及采样 数据的 校正算 法。实验及 仿真结 果表明, 同 步数据 采集的结 构设计 和预 处理算法, 能良好抑制并行 ADC 输出 信号因相位偏移、时钟抖动等造成的失配误差。 关键词: 交错采样; 高速采样时钟; 同步接收 ; 信号处理

  3. 所属分类：电信

    • 发布日期：2013-01-09
    • 文件大小：443kb
    • 提供者：beta500

  1. 高速并行FIR滤波器的FPGA实现

  2. 高速并行FIR滤波器的FPGA实现,高速并行FIR滤波器的FPGA实现

  3. 所属分类：硬件开发

    • 发布日期：2013-01-26
    • 文件大小：313kb
    • 提供者：firstfly_7

  1. 基于FPGA的高速并行采样技术研究

  2. 基于FPGA的高速并行采样技术研究，可以实现高速并行采样对AD

  3. 所属分类：嵌入式

    • 发布日期：2014-08-11
    • 文件大小：411kb
    • 提供者：yybbond

  1. 基于FPGA的RS255，223编解码器的高速并行实现

  2. 基于FPGA的RS255，223编解码器的高速并行实现，本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL 代码经过modelsim仿真验证。

  3. 所属分类：Android

    • 发布日期：2014-09-27
    • 文件大小：6mb
    • 提供者：u014431856

  1. 基于CUDA的高速并行均值滤波算法_段群

  2. 基于CUDA的高速并行均值滤波算法_段群，需要的请下载，希望对您能有帮助

  3. 所属分类：机器学习

    • 发布日期：2018-03-14
    • 文件大小：2mb
    • 提供者：pangzongyuan

  1. 基于FPGA的高速并行光通信误码率测试系统.pdf

  2. 利用高性能、低成本的现场可编程门阵列(FPGA)芯片、个人电脑和应用软件研制出了可应用于高速并行光通信系统误码率测试的虚拟测试

  3. 所属分类：其它

  1. 高速并行Reed-Solomon编解码器

  2. 本文简单介绍了一种高速并行Reed-Solomon编解码器。

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：83kb
    • 提供者：weixin_38502915

  1. 基于ADSP2106X的高速并行雷达数字信号处理系统

  2. 以雷达信号处理领域中的应用为例，介绍了基于ADSP2106X的高速并行数字信号处理系统的设计方法。ADSP2106X本身的特点使其非常适合于高速实时处理的场合，与可编程逻辑器件的组成应用更新得该系统具有通用性强、外围器件少等特点。

  3. 所属分类：其它

    • 发布日期：2020-08-01
    • 文件大小：84kb
    • 提供者：weixin_38638309

  1. 一种高速并行FFT处理器的VLSI结构设计

  2. 在OFDM系统的实现中,高速FFT处理器是关键。在分析了基4按时域抽取快速傅立叶变换(FFT)算法特点的基础上,研究了一种高性能FFT处理器的硬件结构。此结构能同时从四个并行存储器中读取蝶形运算所需的4个操作数,极大地提高了处理速度。此结构控制单元简单,便于模块化设计。经硬件验证,达到设计要求。在系统时钟为100MHz时,1024点18位复数FFT的计算时间为13µs。

  3. 所属分类：其它

    • 发布日期：2020-08-01
    • 文件大小：86kb
    • 提供者：weixin_38695159

  1. 时钟分配芯片在高速并行数据采集中的应用

  2. 本文通过对时钟分配芯片AD9510的正确配置，采用ADC芯片AD9481实现了4个通道90°相位偏移的高速时钟输出，从而大大提高了系统采集速度。

  3. 所属分类：其它

    • 发布日期：2020-08-11
    • 文件大小：263kb
    • 提供者：weixin_38656676

  1. 高速并行光互联技术及其应用

  2. 本文介绍高速并行互联技术和并行光模块的基本原理，以及在不同领域的应用和发展趋势。并行光互连技术

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：210kb
    • 提供者：weixin_38697979

  1. 一种基于高速并行A／D转换的激光z扫描的高频窄脉冲信号幅值测量系统的设计

  2. 本文给出的测量系统，采用高速并行A／D转换的方法，不但能够实时检测出光电转换后的电压幅值的数据，同时通过高速并行比较器基准电压的调节能自动滤除不需要的数据，避免了PC机处理大量冗余数据，有效缩短了数据采集的周期。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：642kb
    • 提供者：weixin_38646645

  1. 单片机与DSP中的DSP与串行A/D组成的高速并行数据采集系统

  2. 摘 要：根据高速定点DSP芯片TMS320VC5402的多通道缓冲串口特点和串行A/D转换芯片TLV1572的工作特性，提出了两片串行A/D和一片DSP串口的通信方案。该系统充分利用了DSP的两个缓冲串口，可以使两路A/D转换数据高速并行传输。同时文中给出了系统的硬件原理图和软件设计的部分关键程序。关键词：DSP；多通道缓冲串口；A/D转换；数据采集引言---TMS320VC5402(以下简称C5402)是德州仪器公司1999年推出的定点数字信号处理器(DSP)。与TMS320C54x系列的其他

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：91kb
    • 提供者：weixin_38628310

  1. 单片机与DSP中的一种高速并行FFT处理器的VLSI结构设计

  2. 摘要：在OFDM系统的实现中，高速FFT处理器是关键。在分析了基4按时域抽取快速傅立叶变换（FFT）算法特别的基础上，研究了一种高性能的FFT处理器的硬件结构。此结构能同时从四个并行存储器中读取蝶形运算所需的4个操作数，极大地提高了处理速度。此结构控制单元简单，便于模块化设计。经硬件验证，达到设计要求。在系统时钟为100MHz时，1024点18位复数FFT的计算时间为13μs。      关键词：FFT 蝶形单元 块浮点 流水线 正交频分复用OFDM（Orthogonal Frequenc

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：90kb
    • 提供者：weixin_38641764

  1. 单片机与DSP中的DSP与串行A/D组成的高速并行数据采集系统 (图)

  2. 引言---TMS320VC5402(以下简称C5402)是德州仪器公司1999年推出的定点数字信号处理器(DSP)。与TMS320C54x系列的其他芯片相比，C5402以其独有的高性能、低功耗和低价格受到了人们的广泛青睐。C5402增强外设有软件等待状态发生器、锁相环时钟发生器、6通道直接存储器访问(DMA)控制器、增强型8位并行主机接口(HPI)等。两个可编程的多通道缓冲串口(McBSP)能够全双工、快速地与其他同步串口进行数据交换，硬件连接简单，串口的工作模式和传送数据的格式可通过编程实现。

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：91kb
    • 提供者：weixin_38747978

  1. 基于InGaN micro-LED的光电探测器阵列，用于高速并行可见光通信

  2. 基于InGaN micro-LED的光电探测器阵列，用于高速并行可见光通信

  3. 所属分类：其它

  1. 一种高速并行位同步结构

  2. 针对高速数据解调器中的位同步，给出一种高速并行结构。通过实时更新滤波器系数，同时实现滤波、内插、抽取功能，滤波器组输出速率降低为符号速率。给出了滤波器系数的计算过程及具体方法，分析结果表明该并行结构有效的降低了实时运算的复杂度。

  3. 所属分类：其它

    • 发布日期：2021-01-27
    • 文件大小：678kb
    • 提供者：weixin_38643127

  1. 高速并行成型滤波器的FPGA实现方法

  2. 成型滤波器是消除码间串扰的最有效手段之一，常规做法是利用查找表存储乘累加运算结果来实现，随着滤波器系数的增加，这种查找表算法导致现场可编程门阵列（FPGA）硬件资源的指数增长；对于可变符号速率的要求，常规做法是利用插值和抽取的方法实现数字信号的变采样处理，这种方法实现复杂，硬件成本高。文中提出了一种高速并行成型滤波器的FPGA实现方法，这种基于群延时结构的查找表算法，所需的查找表只需存储单位冲击响应的采样值，利用数据时钟相位对于查找表进行寻址，可灵活适应数据速率的变化。并且这种算法特别适用于并行

  3. 所属分类：其它

« 12 3 4 5 6 7 8 9 10 ... 50 »