注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DSP接口电路设计与编程

  2. 内容简介 本书以ADSP2106x、ADSP2116x系列高性能浮点DSP为主，介绍了以数字信号处理器(DSP)为核心的实时数字信号处理的系统设计，详细论述了DSP与多种外围接口电路的设计方法，包括各种存储器、模数和数模转换电路、异步串行接口、地址/数据复用总线、扩展I/O、CPCI总线，以及相关的软件编程和调试方法，还介绍了高速数字电路、数模混合电路的印制板设计方法。 本书面向通信、雷达和电子工程类领域的科研和工程设计人员以及相关专业的研究生和高年级本科生。 目录 第1章 DSP的结构和功能

  3. 所属分类：硬件开发

    • 发布日期：2009-09-26
    • 文件大小：10mb
    • 提供者：menglimin

  1. CMOS锁相环和延迟锁相设计与研究(北大硕士论文).

  2. 锁相环作为现代时钟电路的重要组成部分，已经成为超大规模集成电路中必不可少的一个模块，几乎所有的数字集成电路中都采用锁相时钟产生电路来提供片内高速时钟。随着SoC技术的出现，作为IP建库的重要内容，对锁相环电路的研究和设计也具有了更加重要的意义。 本文首先简要介绍了锁相技术的历史和发展，及其现状与研究方向。第二章中对锁相环的原理和各种特性进行了详细的介绍，主要包括相位/频率响应、稳定性和噪声特性等方面的分析。第三章给出了各种典型的锁相环子模块电路和系统结构，重点介绍了鉴频鉴相器、电荷泵和压控振荡

  3. 所属分类：电信

    • 发布日期：2011-05-18
    • 文件大小：1mb
    • 提供者：robertqi

  1. 射频电路及高速数字电路仿真

  2. 微波系统的设计越来越复杂对电路的指标要求越来越高，电路的功能越来越多电路的尺寸要求越做越小而设计周期却越来越短传统的设计方法已经不能满足系统设计的需要。使用微波EDA 软件工具进行微波元器件与微波系统的设计已经成为微波电路设计的必然趋势

  3. 所属分类：专业指导

    • 发布日期：2018-08-14
    • 文件大小：39kb
    • 提供者：weixin_29289323

  1. 无线传感器网络SoC芯片电源模块LDO的设计.pdf

  2. 无线传感器网络SoC芯片电源模块LDO的设计pdf,无线传感器网络SoC芯片电源模块LDO的设计口经验交流口 仪器仪表用户 △Vo Re t 12 瞬间下拉,进入系统的动态调节过程,输出电流增加 输出重新进入稳定状态点。同样,当负载电流瞬间减 3)瞬态特性 小,引起电路新的动态调节,最终进入稳定状态点。表 瞬态特性为负载电流突变时引起输出电压的最1给出LDO仿真结果。 大变化,它是输出电容C及其等效串联电阻Rs和旁 表1LDO仿真结果 路电容C的函数,其中旁路电容C的作用是提高负载 参数 典型值

  3. 所属分类：其它

  1. 低压低功耗全摆幅CMOS运算放大器设计与仿真.pdf

  2. 低压低功耗全摆幅CMOS运算放大器设计与仿真pdf,ABSTRACT In recent years, more and more electronic products with battery supply are widely used, which cries for adopting low voltage analog circuits to reduce power consumption, therefore low voltage, low power analog circu

  3. 所属分类：其它

  1. 高速数字电路的设计与仿真

  2. 高速数字系统设计成功的关键在于保持信号的完整，而影响信号完整性(即信号质量)的因素主要有传输线的长度、电阻匹配及电磁干扰、串扰等。

  3. 所属分类：其它

    • 发布日期：2020-07-18
    • 文件大小：71kb
    • 提供者：weixin_38553791

  1. 高速数字电路设计与仿真

  2. 在高速数字电路设计中，不用仿真而只凭传统的设计方法或经验很难预测和保证信号完整性，仿真已成为高速信号设计的必要手段，利用仿真可以预测信号的传输情况，从而提高系统的可靠性。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：70kb
    • 提供者：weixin_38744270

  1. 高速数字电路的信号完整性仿真与分析_项目报告

  2. 基于信号完整性的信号处理板卡的设计，本PPT是对项目上一些问题的总结，由于是PDF版，有些实质内容并不详细，如有需要请联系文档上的邮箱..

  3. 所属分类：嵌入式

    • 发布日期：2011-03-28
    • 文件大小：3mb
    • 提供者：icoke900

  1. 基于ADSP-TS101的高速数字电路设计与仿真

  2. 基于ADSP-TS101高速信号处理系统采用了集成系统设计，硬件部分引入信号完整性分析的设计方法进行高速数字电路的设计，要解决系统中主处理器在较高工作频率300 MHz下稳定工作的问题，以及在两个主芯片之间和主芯片与数据存储芯片之间数据高速互联的问题，提高系统的性能，满足设计要求。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：188kb
    • 提供者：weixin_38663516

  1. 一种1 GHz～6 GHz宽频高线性度相位插值电路的设计与实现

  2. 为了提高时钟数据恢复电路(CDR)在高速多通道串行收发系统的性能，提出了一种应用于CDR电路中的新型相位插值电路，由4组差分对、4组数模转换器、公共负载电阻RL组成，通过数字滤波器输出互补的温度计码控制DAC输出电流的大小，实现对输入差分时钟的相位权重分配，从而达到128次相位插值，并利用输入级4相校正电路和输出占空比调整电路对差分信号进行整形优化。采用40 nm CMOS工艺实现，仿真结果表明插值器在工作频率1 GHz到6 GHz线性度良好，DNL最大不超过1.4 LSB，INL最大不超过1.

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：467kb
    • 提供者：weixin_38656297

  1. 基于ADSP-TS101的数字电路设计仿真

  2. 基于ADSP-TS101高速信号处理系统采用了集成系统设计，硬件部分引入信号完整性分析的设计方法进行高速数字电路的设计，要解决系统中主处理器在较高工作频率300 MHz下稳定工作的问题，以及在两个主芯片之间和主芯片与数据存储芯片之间数据高速互联的问题，提高系统的性能，满足设计要求。 　　1 系统硬件设计 　　1．1 数模混合部分的设计 　　A／D是数字和模拟混合部分，是设计重点考虑的部分之一。数字部分的频率高，模拟部分对于扰很敏感，处理不好，数字信号很容易干扰模拟信号，出现电磁干扰问题。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：274kb
    • 提供者：weixin_38516270

  1. 基于ADSP-TS101的高速数字电路设计与仿真

  2. 基于ADSP-TS101高速信号处理系统采用了集成系统设计，硬件部分引入信号完整性分析的设计方法进行高速数字电路的设计，要解决系统中主处理器在较高工作频率300 MHz下稳定工作的问题，以及在两个主芯片之间和主芯片与数据存储芯片之间数据高速互联的问题，提高系统的性能，满足设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：186kb
    • 提供者：weixin_38557095

  1. 高速数字电路的信号完整性与电磁兼容性设计

  2. 在现代高速数字电路设计中，信号完整性和电磁兼容性是设计中非常重要的问题。只有很好地控制串扰、地弹、振铃、阻抗匹配、退耦等电磁兼容因素，才能设计出成功的电路。模拟电路原理在高速数字电路设计的分析和应用中发挥着很大的作用。本文较详细地解释了高速数字电路设计中上述电磁兼容问题的产生原因以及解决方法，最后给出了一个实际设计的仿真实例来说明以上现象。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：174kb
    • 提供者：weixin_38746738

  1. RFID技术中的2.4GHz收发系统射频前端的ADS设计与仿真

  2. 0引言 　　近年来，随着无线通信业务的迅速发展，通信频段已经越来越拥挤。1985年美国联邦通信委员会(FCC)授权普通用户可以使用902MHz，2．4GHz和5．8GHz三个“工业、科技、医学”(ISM)频段。ISM频段为无线通信设备提供了无需申请在低发射功率下就能直接使用的产品频段，极大地推动了无线通信产业的发展。虽然目前无线数字通信技术已经相当成熟，但射频设计仍然是移动通信设计的瓶颈。射频电路的设计主要围绕着低成本、低功耗、高集成度、高工作频率和轻重量等要求而进行。ISM频段的射频电路的研

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：513kb
    • 提供者：weixin_38674627

  1. 单片机与DSP中的高速数字电路的设计与仿真

  2. 高速数字系统设计成功的关键在于保持信号的完整，而影响信号完整性(即信号质量)的因素主要有传输线的长度、电阻匹配及电磁干扰、串扰等。设计过程中要保持信号的完整性必须借助一些仿真工具，仿真结果对PCB布线产生指导性意见，布线完成后再提取网络，对信号进行布线后仿真，仿真没有问题后才能送出加工。目前这样的仿真工具主要有cadence、ICX、Hyperlynx等。Hyperlynx是个简单好用的工具，软件中包含两个工具LineSim和BoardSim。LineSim用在布线设计前约束布线和各层的参数、设

  3. 所属分类：其它

    • 发布日期：2020-12-03
    • 文件大小：180kb
    • 提供者：weixin_38647039

  1. 高速收发器中解复用电路的设计

  2. 采用SMIC 0.18μm CMOS工艺,设计了高速收发器中双模1:8/1:10解复用电路。解复用电路采用半速率结构,基于电流模式逻辑完成对2.5 Gb/s差分数据1:2解复用电路;基于交替反相的锁存器和反馈逻辑完成双模4/5时钟分频和占空比调节;通过适当的相位控制实现了由相位控制链、交替存储链和同步输出链构成的1:4/1:5模式可选的数字CMOS解复用电路;1:2与1:4/1:5解复用级联完成1:8/1:10串并转换。采用数模混合仿真方法对电路进行仿真,结果表明该电路能可靠工作。

  3. 所属分类：其它

  1. 基于高速CMOS时钟的数据恢复电路设计与仿真

  2. 文中基于2.5 GB/s的高速型数据收发器模型，采用SMIC 0.18 μm的双半速率CMOS时钟进行数据的恢复处理。设计CMOS时钟主要包含：提供数据恢复所需等相位间隔参考时钟的1.25 GHz、16相频锁相环电路；采用电流逻辑模式前端电路构成的复用CDR环路；滤除亚稳态时钟的采样超前、滞后鉴相器；选择时钟与相位插值的控制时钟电路，以及基于折半、顺序查询算法的数字滤波电路。并对时钟进行数模混合仿真检测，测试结果表明：电路对于2.5 GB/s的差分输入数据，可快速高效完成数据恢复和时钟定时复位，

  3. 所属分类：其它

  1. 基于ADSP-TS101的数字电路设计仿真

  2. 基于ADSP-TS101高速信号处理系统采用了集成系统设计，硬件部分引入信号完整性分析的设计方法进行高速数字电路的设计，要解决系统中主处理器在较高工作频率300 MHz下稳定工作的问题，以及在两个主芯片之间和主芯片与数据存储芯片之间数据高速互联的问题，提高系统的性能，满足设计要求。 　　1 系统硬件设计 　　1．1 数模混合部分的设计 　　A／D是数字和模拟混合部分，是设计重点考虑的部分之一。数字部分的频率高，模拟部分对于扰很敏感，处理不好，数字信号很容易干扰模拟信号，出现电磁干扰问题。

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：345kb
    • 提供者：weixin_38501363

  1. 高速数字电路经典设计与仿真

  2. 前言： 高速数字系统设计成功的关键在于保持信号的完整，而影响信号完整性（即信号质量）的因素主要有传输线的长度、电阻匹配及电磁干扰、串扰等。　　高速数字系统设计成功的关键在于保持信号的完整，而影响信号完整性（即信号质量）的因素主要有传输线的长度、电阻匹配及电磁干扰、串扰等。　　设计过程中要保持信号的完整性必须借助一些仿真工具，仿真结果对PCB布线产生指导性意见，布线完成后再提取网络，对信号进行布线后仿真，仿真没有问题后才能送出加工。目前这样的仿真工具主要有cadence、ICX、Hyperlynx

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：178kb
    • 提供者：weixin_38643212

  1. 基于高速数字电路设计与仿真

  2. 基于ADSP-TS101高速信号处理系统采用了集成系统设计，硬件部分引入信号完整性分析的设计方法进行高速数字电路的设计，要解决系统中主处理器在较高工作频率300 MHz下稳定工作的问题，以及在两个主芯片之间和主芯片与数据存储芯片之间数据高速互联的问题，提高系统的性能，满足设计要求。 　　1 系统硬件设计 　　1．1 数模混合部分的设计 　　A／D是数字和模拟混合部分，是设计重点考虑的部分之一。数字部分的频率高，模拟部分对于扰很敏感，处理不好，数字信号很容易干扰模拟信号，出现电磁干扰问题。降

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：447kb
    • 提供者：weixin_38647039
« 12 3 4 »