注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 我的高速信号的时序分析

  2. 信号的传输方式 按时钟策略分： 异步方式 外时钟同步方式 内时钟同步方式 源同步方式 时钟数据恢复方式

  3. 所属分类：嵌入式

    • 发布日期：2011-05-11
    • 文件大小：886kb
    • 提供者：zcwdn

  1. FPGA使用VHDL高速控制SRAM

  2. 本代码系参考其他代码后,优化并添加测试程序,有适当注释,可以直接使用. 使用飓风2代FPGA,IS61LV25616AL-10TL 型号的SRAM. 经测试在300MHZ的时钟频率下(测试代码和SRAM控制代码的时钟同步)可以稳定运行,欢迎参考. 自己编的程序,多要些分数,请见谅.

  3. 所属分类：硬件开发

    • 发布日期：2011-10-20
    • 文件大小：754kb
    • 提供者：walter_bell

  1. 多通道高速数据记录系统

  2. 多通道高速数据记录系统---国内顶级高速数据同步采集系统 西安真荣电子科技有限公司是国内顶尖的高速数据采集、处理、存储及回放产生设备系统集成商，公司具有强大的研发集成能力，是多家国际高速数据采集卡厂商的系统集成商，包括Alazartech 、GAGE等。我们提供各种国际一流的高速数据采集卡、产生卡，处理卡及相关存储处理系统。产品主要应用于雷达，通信，生物医学，超声无损检测，分布式光纤测试，质谱，高能物理，高压局放监控等领域。 我们提供全球总线速度最快的高速数据采集卡，数据从板卡传输到PC内存的

  3. 所属分类：硬件开发

    • 发布日期：2011-10-26
    • 文件大小：192kb
    • 提供者：bh1206

  1. 基于FPGA高速并行采样技术的研究

  2. 介绍一种基于四通道 ADC 的高速交错采样设计方法以 及在 FPGA 平台 上的实 现。着重 阐述四通 道高速 采样 时钟的设计与实现、高速数据的同步接收以及采样 数据的 校正算 法。实验及 仿真结 果表明, 同 步数据 采集的结 构设计 和预 处理算法, 能良好抑制并行 ADC 输出 信号因相位偏移、时钟抖动等造成的失配误差。 关键词: 交错采样; 高速采样时钟; 同步接收 ; 信号处理

  3. 所属分类：电信

    • 发布日期：2013-01-09
    • 文件大小：443kb
    • 提供者：beta500

  1. 高速源同步系统时序分析

  2. 针对共同时钟同步系统与源同步系统详细的时序分析过程，好东西，大家共享之！

  3. 所属分类：硬件开发

    • 发布日期：2013-03-24
    • 文件大小：149kb
    • 提供者：chenzhugy

  1. 吉赫兹信号数据采集开发套件

  2. 吉赫兹信号数据采集开发套件（简称吉赫兹信号数采开发套件，即GSDK）为200MHz至18GHz范围的信号采集、信号处理和数据存储提供了可扩展和开放的数字化解决方案。吉赫兹信号数采开发套件与计算机系统、射频接收系统以及应用软件可集成为软件无线电接收系统、矢量信号分析系统或者高速信号存储系统。 吉赫兹信号数采开发套件由吉赫兹信号调理前端、吉赫兹信号采集模块、时钟发生模块和系统接口载板等组成。 吉赫兹信号调理前端（即GAFE） 吉赫兹信号调理前端完成前端模拟信号的阻抗适配、增益、滤波、平衡等调理。

  3. 所属分类：专业指导

    • 发布日期：2009-03-30
    • 文件大小：403kb
    • 提供者：cdboreas

  1. 基于iMx6UL与时钟同步技术的微震监测系统设计

  2. 针对目前微震监测设备以普通单片机与非实时性应用系统带来的速度低、误差大等问题，设计了一款以高速ARM为处理器的高精度微震监测系统。该系统采用支持IEEE1588标准的高速处理器iMx6UL为主控MCU，选用Linux操作系统，结合24位AD采集芯片。实现了对磁电式振动传感器的高速数据采集、打印同步时间戳、数据网络传输，上层计算机进行震动定位计算。测试结果表明该系统数据测量精确，定位计算误差小，满足冲击地压矿井的使用。

  3. 所属分类：其它

  1. 高速PCB设计中的时序分析及仿真策略

  2. 详细讨论了在高速PCB设计中最常见的公共时钟同步和源同步电路的时序分析方法,并结合宽带网交换机设计实例在CADENCE仿真软件平台上进行了信号完整性仿真及时序仿真,得出用于指导PCB布局､布线约束规则的过程及思路｡实践证实,在高速设计中进行正确的时序分析及仿真对保证高速PCB设计的质量和速度十分必要｡

  3. 所属分类：其它

    • 发布日期：2020-07-22
    • 文件大小：113kb
    • 提供者：weixin_38623080

  1. 分布式数据采集系统中的时钟同步[图]

  2. 在高速数据传输的分布式数据采集系统中，各个组成单元间的时钟同步是保证系统正常工作的关键。由于系统工作于局域网，于是借鉴了IEEE1588时钟同步协议的原理，设计出简易、高效的时钟同步方案，并在基于局域网的分布式数据采集系统中实现微秒级的精确同步。鉴于方案的高可行性和高效性，可将其推广到其他分布式局域网系统中。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：157kb
    • 提供者：weixin_38750721

  1. 基于NI PCI Express数字I/O卡的高速数据传输实现

  2. 针对软件无线电系统中数据实时处理和高速传输的要求，设计了一种基于NI PCI Express接口的高速数据传输方案。利用NI公司的数字I/O卡以及配套驱动开发软件搭建开发平台。信号调理设备和微机间的数据通过PCI Express接口以DMA方式进行传输。数字I/O卡的32通道双向并行数据传输速率高达50 Mb/s。该方案实现了灵活的数据传输控制、精确的时钟同步以及可靠的数据容错功能。工程实践验证了该方案的有效性和可靠性。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：202kb
    • 提供者：weixin_38576561

  1. 星载FPGA混合时钟域设计

  2. 设计了以XC2V3000为核心处理芯片的星载FPGA系统的涵盖高速、中速、低速和甚低速的混合时钟域，对混合时钟域可靠性设计中的关键问题，如资源降额、时序冗余、布局布线等，做了深入研究，提出了基于全局时钟网络、时钟鉴相、FIFO缓冲的多时钟同步设计解决方案，并在实际工程中验证了方案的可行性和可靠性。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：237kb
    • 提供者：weixin_38616139

  1. EDA/PLD中的FPGA的时钟频率同步设计

  2. 引 言 　　网络化运动控制是未来运动控制的发展趋势，随着高速加工技术的发展，对网络节点间的时间同步精度提出了更高的要求。如造纸机械，运行速度为1 500～1 800m／min，同步运行的电机之间1μs的时间同步误差将造成30 μm的运动误差。高速加工中心中加工速度为120 m／min时，伺服电机之间1μs的时间同步误差，将造成2 μm的加工误差，影响了加工精度的提高。 　　分布式网络中节点的时钟通常是采用晶振+计数器的方式来实现，由于晶振本身的精度以及稳定性问题，造成了时间运行的误差。时钟同

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：166kb
    • 提供者：weixin_38550834

  1. 基础电子中的源同步技术原理

  2. 源同步技术就是专门处理高速率和高带宽的并行接口，本质上就是把源端IC的数据和对应的时钟同时转发给下行的目的端IC，有效地避开了系统同步所难解决的问题。本节ChipSync源同步技术的3大关键模块如图所示，它们是由接收模块、发送模块和高速时钟模块组成。 　　(1)接收模块 　　接收模块的功能处理上行源端IC转发过来的数据和时钟，一般来说，需要把高速的数据转化为低速的用户数据。同时为了保证最大的时钟有效采样窗口，还需要首先对接收的高速数据进行DPA。 　　(2)发送模块 　　发送模块的功能是

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：48kb
    • 提供者：weixin_38642864

  1. 同步SRAM

  2. 同步SRAM是与时钟同步运行的意思，一般应用于作为高速缓冲存储器使用的、称为同步管道突发式（Synchronous PipelineBurst）SRAM中，其他还包括同步突发式（Follow Through，直通）SRAM。同步SRAM的信号示例如图所示。        图 同步SRAM的信号示例 　　无论哪种同步SRAM，其操作都是与时钟同步进行的。之所以称为“突发”是因为不需要修正地址，可以连续读／写连续的区域（一般为4次存取大小），所谓的4次吻合了普通处理器的突发传输周期。 　　

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：65kb
    • 提供者：weixin_38547409

  1. 基础电子中的同步管道突发式SRAM

  2. 同步管道突发式SRAM大体的结构如图所示。这种类型的SRAM需要考虑适应CPU的突发传输模式，图中“突发控制”部分就是为此设计的电路。 　　图 同步管道突发式SRAM的内部框图 　　现在的CPU都在内部装载高速缓冲存储器，以便于提高对连续区域的存取效率。即使针对外部总线，也设计了类似提高对连续区域存取效率的总线周期，该总线周期称为突发传输周期。 　　在突发传输周期中，虽然通常是将连续4字的数据汇总后进行传输，但只要知道开始地址，之后就可确定存取地址的顺序。因此，像通常存储器的存取方式那样

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：77kb
    • 提供者：weixin_38713801

  1. 模拟技术中的Cirrus Logic音频数模转换器CS4350实现高音质无需外部时钟

  2. Cirrus Logic音频数模转换器CS4350实现高音质无需外部时钟 　　Cirrus Logic的立体声音频数模转换器CS4350基于片上锁相环(PLL)的主时钟可提供24位的分辨率、高达216kHz的采样率和108dB的动态范围。CS4350适用于音频相关系统时钟应用，如机顶盒、数字电视、个人录像机、DVD播放器和刻录机、音频/视频接收机，以及主机设备、信息通信和车载娱乐系统等汽车应用。 　　CS4350采用先进的多位△-∑架构，可提供卓越的动态范围和改善的带外噪声性能。通过集成PLL，

  3. 所属分类：其它

    • 发布日期：2020-11-29
    • 文件大小：59kb
    • 提供者：weixin_38663837

  1. PCB技术中的高速PCB设计中的时序分析及仿真策略

  2. 摘要：详细讨论了在高速ＰＣＢ设计中最常见的公共时钟同步（ＣＯＭＭＯＮ ＣＬＯＣＫ）和源同步（ＳＯＵＲＣＥ ＳＹＮＣＨＲＯＮＯＵＳ）电路的时序分析方法，并结合宽带网交换机设计实例在ＣＡＤＥＮＣＥ仿真软件平台上进行了信号完整性仿真及时序仿真，得出用于指导ＰＣＢ布局、布线约束规则的过程及思路。实践证实在高速设计中进行正确的时序分析及仿真对保证高速ＰＣＢ设计的质量和速度十分必要。 关键词：公共时钟同步 源同步 信号完整性 时序 仿真在网络通讯领域，ＡＴＭ交换机、核心路由器、千兆以太网以及各种网关

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：109kb
    • 提供者：weixin_38731979

  1. 通信与网络中的传输系统中的时钟同步技术

  2. 同步模块是每个系统的心脏，它为系统中的其他每个模块馈送正确的时钟信号。因此需要对同步模块的设计和实现给予特别关注。本文对影响系统设计的时钟特性进行了考察，并对信号恶化的原因进行了评估。本文还分析了同步恶化的影响，并对标准化组织为确保传输质量和各种传输设备的互操作性而制定的标准要求进行了探讨。 　　摘要：　　网络同步和时钟产生是高速传输系统设计的重要方面。为了通过降低发射和接收错误来提高网络效率，必须使系统的各个阶段都要使用的时钟的质量保持特定的等级。网络标准定义同步网络的体系结构及其在标准接口上

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：121kb
    • 提供者：weixin_38704011

  1. 显示/光电技术中的LVDS高速数据传输技术在全彩LED控制系统中的应用

  2. 引言 LVDS (低电压差分信号)是一种能满足超高速数据传输的新技术，它具有低电压、低辐射、低功耗、低成本和内含时钟等优点，尤其适用于有一定传输距离要求的低功耗高速数据传输。由于用LVDS接口传输信号必须先进行LVDS和TTL的转换，所以在LVDS接口处使用专用LVDS收发器芯片不仅提高了成本，而且增大了PCB板的面积；而用千兆网卡传输则需要使用帧同步字，并且在接收端需要对接收到的数据进行同步字校验。为此，本文在全彩LED控制系统信号传输中采用了与高速时钟采样进行同步接收的LVDS传输方案，

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：264kb
    • 提供者：weixin_38500444

  1. 高速大深度新型FIFO存储器IDT72V3680的应用

  2. 1 FIFO概述 　　　　FIFO芯片是一种具有存储功能的高速逻辑芯片，可在高速数字系统中用作数据缓存。FIFO通常利用双口RAM和读写地址产生模块来实现其功能。FIFO的接口信号包括异步写时钟（wr-clk）和读时钟（rd-clk）、与写时钟同步的写有效（wren）和写数据（wr-data）、与读时钟同步的读有效（rden）和读数据（rd-data）。写地址产生模块一般还根据读地址和写地址来产生FIFO的满标志。读地址产生模块一般根据读地址和写地址的差来产生FIFO的空标志。为了实现正确的读写

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：158kb
    • 提供者：weixin_38655682
« 12 3 4 5 6 7 8 9 10 ... 19 »