高速HDLC数据实时接收测试仪的设计实现

绍了高速HDLC数据接收/测试仪的设计实现方案。该测试仪通过使用现场可编程逻辑电路（FPGA）技术和多线程软件结构,将硬件的高速处理特性和软件的灵活性相结合。基于PCI总线的硬件接收卡将高速数据实时传送至系统缓冲区,然后调用软件进行并行数据处理,从数据流中提取出测试信息,完成接收与测试功能。