注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 高速PCB布线实践指南

  2. 　直接从运算放大器的电源引脚入手；具有最小电容值和最小物理尺寸的电容器应当与运算放大器置于PCB的同一面——而且尽可能靠近放大器。电容器的接地端应该用最短的引脚或印制线直接连至接地平面。上述的接地连接应该尽可能靠近放大器的负载端以便减小电源端和接地端之间的干扰。图2示出了这种连接方法。 　　 对于次大电容值的电容器应该重复这个过程。最好从0.01mF最小电容值开始放置，并且靠近放置一个2.2mF(或大一点儿)的具有低等效串联电阻(ESR)的电解电容器。采用0508外壳尺寸的0.01mF电容器具

  3. 所属分类：专业指导

    • 发布日期：2010-04-28
    • 文件大小：502kb
    • 提供者：hrblxc

  1. 高速PCB布线实践指南

  2. 高水平的PCB布线对成功的运算放大器电路设计是很重要的，尤其是对高速电路。一个好原理图是好的布线的基础；电路设计工程师和布线设计工程师之间的紧密配合是根本，尤其是关于器件和接线的位置问题。需要考虑的问题包括旁路电源，减小寄生效应，采用接地平面，运算放大器封装的影响，以及布线和屏蔽的方法。

  3. 所属分类：专业指导

    • 发布日期：2010-07-06
    • 文件大小：501kb
    • 提供者：yixing113

  1. 信号完整性基础知识（中兴）

  2. 第1章 高速数字系统设计的信号完整性分析导论 7 1.1. 基本概念 7 1.2. 理想的数字信号波形 7 理想的TTL数字信号波形 7 1.2.2. 理想的CMOS数字信号波形 7 1.2.3. 理想的ECL数字信号波形 8 1.3. 数字信号的畸变(或信号不完整) 8 1.3.1. 地线电阻的电压降的影响——地电平(0电平)直流引起的低电平提高 8 1.3.2. 信号线电阻的电压降的影响 8 1.3.3. 电源线电阻的电压降的影响 10 1.3.4. 转换噪声 11 串扰噪声 11 1.3

  3. 所属分类：专业指导

    • 发布日期：2010-09-26
    • 文件大小：269kb
    • 提供者：chiyunzm

  1. 中兴通讯硬件一部巨作－信号完整性

  2. 第1章 高速数字系统设计的信号完整性分析导论 7 1.1. 基本概念 7 1.2. 理想的数字信号波形 7 1.2.1. 理想的TTL数字信号波形 7 1.2.2. 理想的CMOS数字信号波形 7 1.2.3. 理想的ECL数字信号波形 8 1.3. 数字信号的畸变(或信号不完整) 8 1.3.1. 地线电阻的电压降的影响——地电平(0电平)直流引起的低电平提高 8 1.3.2. 信号线电阻的电压降的影响 8 1.3.3. 电源线电阻的电压降的影响 10 1.3.4. 转换噪声 11 1.3.

  3. 所属分类：硬件开发

    • 发布日期：2011-09-30
    • 文件大小：1mb
    • 提供者：weite_0303

  1. 印制电路板（PCB）布线设计

  2. 介绍PCB布线规则 设计PCB时，往往很想使用自动布线。通常，纯数字的电路板(尤其信号电平比较低，电路密度比较小时)采用自动布线是没有问题的。但是，在设计模拟、混合信号或高速电路板时，如果采用布线软件的自动布线工具，可能会出现一些问题，甚至很可能带来严重的电路性能问题。 　　例如，图1中显示了一个采用自动布线设计的双面板的顶层。此双面板的底层如图2所示，这些布线层的电路原理图如图3a和图3b所示。设计此混合信号电路板时，经仔细考虑，将器件手工放在板上，以便将数字和模拟器件分开放置。 　　采用这

  3. 所属分类：嵌入式

    • 发布日期：2008-12-24
    • 文件大小：760kb
    • 提供者：yesoksfy

  1. 布线规则.txt

  2. 3 1. 一般规则 1.1 PCB板上预划分数字、模拟、DAA信号布线区域。 1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。 1.3 高速数字信号走线尽量短。 1.4 敏感模拟信号走线尽量短。 1.5 合理分配电源和地。 1.6 DGND、AGND、实地分开。 1.7 电源及临界信号走线使用宽线。 1.8 数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近。 2. 元器件放置 2.1 在系统电路原理图中： a) 划分数字、模拟、DAA电路及其相关电

  3. 所属分类：硬件开发

    • 发布日期：2019-05-23
    • 文件大小：14kb
    • 提供者：qq_33237941

  1. 华为EMC资料.PDF

  2. 华为的关于EMC设计的总结和推广，供一些硬件工程师做设计时参考。内部公开 斗为不PCB的EMC设计指的 EMCPCBOOO1 修订记录 日期 修订版本描述 作者 2000/09/01100 初稿完成 EMC特别工作小组 2000-09-0)1 版权所有,侵权必究 第2页,共94页 内部公开 斗为不PCB的EMC设计指的 EMCPCBOOO1 目录 前言 8 第一部分布局 10 1,层的设置 0 1.1合理的层数 10 1.1.1Vcc、GND的层数 .,,,,,,,,,10 1.1.2信号层数

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：2mb
    • 提供者：zmmcoco

  1. 高速PCB布线实践指南详细介绍(例题分析)

  2. 高水平的PCB布线对成功的运算放大器电路设计是很重要的，尤其是对高速电路。一个好原理图是好的布线的基础；电路设计工程师和布线设计工程师之间的紧密配合是根本，尤其是关于器件和接线的位置问题。需要考虑的问题包括旁路电源，减小寄生效应，采用接地平面，运算放大器封装的影响，以及布线和屏蔽的方法。

  3. 所属分类：其它

    • 发布日期：2020-07-17
    • 文件大小：136kb
    • 提供者：weixin_38654855

  1. 高速PCB布线——接地平面

  2. 高整电路板在PCB布局时需要非常注意，稍不细心，就可能带来电磁兼容以及干扰的问题。现在给大家介绍一些实用的布线指南。

  3. 所属分类：其它

    • 发布日期：2020-07-17
    • 文件大小：59kb
    • 提供者：weixin_38693524

  1. PCB叠层设计需要注意这8件事

  2. 在设计PCB（印制电路板）时，需要考虑的一个最基本的问题就是实现电路要求的功能需要多少个布线层、接地平面和电源平面，而印制电路板的布线层、接地平面和电源平面的层数的确定与电路功能、信号完整性、EMI、EMC、制造成本等要求有关。对于大多数的设计，PCB的性能要求、目标成本、制造技术和系统的复杂程度等因素存在许多相互冲突的要求，PCB的叠层设计通常是在考虑各方面的因素后折中决定的。高速数字电路和射须电路通常采用多层板设计。下面列出了层叠设计要注意的8个原则：1.分层在多层PCB中，通常包含有信号层

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：74kb
    • 提供者：weixin_38681286

  1. PCB设计原则归纳整理

  2. 一、前言 在PCB板上抑制干扰的途径有： 1、减小差模信号回路面积。 2、减小高频噪声回流(滤波、隔离及匹配)。 3、减小共模电压(接地设计)。高速PCB EMC设计的47个原则二、PCB设计原则归纳 原则1：PCB时钟频率超过5MHZ或信号上升时间小于5ns，一般需要使用多层板设计。 原因：采用多层板设计信号回路面积能够得到很好的控制。 原则2：对于多层板，关键布线层(时钟线、总线、接口信号线、射频线、复位信号线、片选信号线以及各种控制信号线等所在层)应与完整地平面相邻，优选两地

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：81kb
    • 提供者：weixin_38601390

  1. EMI/EMC设计讲座（六）多层通孔和分离平面的概念

  2. 在走线路径上使用通孔（via），是任何高速传输技术极关切的课题，因为它会产生电磁干扰和串音。此外，在分离的平面之间，绝不能发生互相重迭（overlay），这是PCB电路设计者最关心的问题之一。本文将介绍多层通孔、跳接、接地走线的概念及其之间关系，与各种分离平面的布线技巧

  3. 所属分类：其它

    • 发布日期：2020-08-21
    • 文件大小：184kb
    • 提供者：weixin_38581992

  1. RFID技术中的EMI/EMC讲座(六)多层通孔和分离平面的概念

  2. 在走线路径上使用通孔（via），是任何高速传输技术极关切的课题，因为它会产生电磁干扰和串音。此外，在分离的平面之间，绝不能发生互相重迭（overlay），这是PCB电路设计者最关心的问题之一。本文将介绍多层通孔、跳接、接地走线的概念及其之间关系，与各种分离平面的布线技巧，并说明可隔离电源和接电平面的铁粉芯（ferrite）材质之效能特性。         多层通孔 　　当要将频率（clock）讯号或高威胁性讯号由来源端绕线（routing）至负载端时，通常会经过走线（trace）到达一个绕线

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：164kb
    • 提供者：weixin_38627769

  1. PCB设计原则归纳

  2. 一、前言 　　在PCB板上抑制干扰的途径有： 　　1、减小差模信号回路面积。 　　2、减小高频噪声回流(滤波、隔离及匹配)。 　　3、减小共模电压(接地设计)。高速PCB EMC设计的47个原则二、PCB设计原则归纳 　　原则1：PCB时钟频率超过5MHZ或信号上升时间小于5ns，一般需要使用多层板设计。 　　原因：采用多层板设计信号回路面积能够得到很好的控制。 　　原则2：对于多层板，关键布线层(时钟线、总线、

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：81kb
    • 提供者：weixin_38543749

  1. PCB叠层设计需要注意这8件事

  2. 在设计PCB（印制电路板）时，需要考虑的一个基本的问题就是实现电路要求的功能需要多少个布线层、接地平面和电源平面，而印制电路板的布线层、接地平面和电源平面的层数的确定与电路功能、信号完整性、EMI、EMC、制造成本等要求有关。对于大多数的设计，PCB的性能要求、目标成本、制造技术和系统的复杂程度等因素存在许多相互冲突的要求，PCB的叠层设计通常是在考虑各方面的因素后折中决定的。高速数字电路和射须电路通常采用多层板设计。 　　下面列出了层叠设计要注意的8个原则： 　　1.分层 　　在多层PC

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：73kb
    • 提供者：weixin_38723242

  1. EMI/EMC讲座(六)多层通孔和分离平面的概念

  2. 在走线路径上使用通孔（via），是任何高速传输技术极关切的课题，因为它会产生电磁干扰和串音。此外，在分离的平面之间，绝不能发生互相重迭（overlay），这是PCB电路设计者关心的问题之一。本文将介绍多层通孔、跳接、接地走线的概念及其之间关系，与各种分离平面的布线技巧，并说明可隔离电源和接电平面的铁粉芯（ferrite）材质之效能特性。         多层通孔 　　当要将频率（clock）讯号或高威胁性讯号由端绕线（routing）至负载端时，通常会经过走线（trace）到达一个绕线平面（

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：183kb
    • 提供者：weixin_38742409