注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 汇编语言设计的交通灯

  2. 彩灯控制电路,要求: 1、控制8盏灯光或8个LED发光二极管,实现到少8种控制方式(如:循环点亮,逐个点亮等). 2、用组合逻辑电路和时序逻辑电路完成 3、有完整电路图.

  3. 所属分类：专业指导

    • 发布日期：2009-12-30
    • 文件大小：31744
    • 提供者：kongqingzhou123

  1. 数字逻辑课程设计—“111”序列检测器

  2. 课程设计任务书 学生姓名 胡俊 学生专业班级 计 算 机0801 指导教师 王莹 学 院 名 称 计算机科学与技术学院 一、题目：“1 1 1”序列检测器。 原始条件：使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计“1 1 1”序列检测器。 二、要求完成设计的主要任务如下： 1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。 2．使用同

  3. 所属分类：C

    • 发布日期：2010-06-28
    • 文件大小：937984
    • 提供者：smart_hj

  1. 各大公司数字电子技术笔试题

  2. 1、同步电路和异步电路的区别是什么？（仕兰微电子） 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。由于异步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性--因此近年来对异步电路研究增加快速，论文发表数以倍增，而

  3. 所属分类：专业指导

    • 发布日期：2010-08-12
    • 文件大小：64512
    • 提供者：xgh442902050

  1. 超高概率硬件工程师笔试题

  2. 硬件笔试题 模拟电路 1、基尔霍夫定理的内容是什么？ 基尔霍夫定律包括电流定律和电压定律 电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。 电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。 2、描述反馈电路的概念，列举他们的应用。 反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。 反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出

  3. 所属分类：专业指导

    • 发布日期：2012-03-27
    • 文件大小：102400
    • 提供者：huangshuisheng

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3145728
    • 提供者：xiaosong89

  1. vhdl教程 挺好的资源

  2. vhdl学习资料，大家喜欢就看看吧VHDL培训教程 第一讲、VHDL简介及其结构 第二讲、VHDL中的对象、操作符、数据类型 第三讲、VHDL中的控制语句及模块 第四讲、状态机的设计VHDL培训教程 欢迎参加VHDL培训 浙江大学电子信息技术研究所 电子设计自动化(EDA)培训中心 编写:王勇 TEL:7951949或7951712 EMAIL:wangy@isee.zju.edu.cn第一讲、VHDL简介及其结构 • 通过本课的学习您可以了解以下几点 1、VHDL 的基本概念 2、VHDL的

  3. 所属分类：C

    • 发布日期：2008-10-27
    • 文件大小：490496
    • 提供者：ylw51100

  1. Proteus仿真—40个单片机初学程序.

  2. 1． 闪烁灯 1． 　实验任务 如图4.1.1所示：在P1.0端口上接一个发光二极管L1，使L1在不停地一亮一灭，一亮一灭的时间间隔为0.2秒。 2． 　电路原理图 图4.1.1 3． 　系统板上硬件连线 把“单片机系统”区域中的P1.0端口用导线连接到“八路发光二极管指示模块”区域中的L1端口上。 4． 　程序设计内容 （1）． 延时程序的设计方法 作为单片机的指令的执行的时间是很短，数量大微秒级，因此，我们要求的闪烁时间间隔为0.2秒，相对于微秒来说，相差太大，所以我们在执行某一指令时，插

  3. 所属分类：硬件开发

    • 发布日期：2009-04-13
    • 文件大小：5242880
    • 提供者：q123456qpf

  1. 2006测试测量和自动化解决方案文集.pdf

  2. 2006测试测量和自动化解决方案文集pdf,该资料是基于计算机的测试测量和自动化应用方案2006年优秀论文的合订本，包含全部获奖论文。LabV正W特别奖 基丁虚拟仪器的发动机试验台架系统.… 行业:汽车 院校特别奖 基于LabⅤIEW的智能车仿真平台 64 行业:高校/教育 N系统联盟商特别奖 采用N模块化仪器构建业界领先的RFID测试系统. .67 行业:电信 一等奖 汽车 基于N产品的高压共轨柴油机电控单元测试系统的开发 作者:杭勇杨明陆娟 职务:高级工程师 公司:一汽无锡油泵油嘴研究所

  3. 所属分类：其它

    • 发布日期：2019-10-09
    • 文件大小：77594624
    • 提供者：weixin_38743481

  1. 富士电机多功能型变频器FRENIC-MEGALite系列样本.pdf

  2. 富士电机多功能型变频器FRENIC-MEGALite系列样本pdf,本资料是关于富士电机高性能多功能型变频器FRENIC-MEGALite系列样本，更多详细内容请点击下载！FRENID MEGA LiiE ■广泛的用途 简单操作维护保养支持的提高 防止物品滑落的功能 具有利于速度指令工作的功能 搭载UsB接口实现Pc加载器简易信息管理!(选配件)型号:TPE1U 在上下撇运等过程中,提高了制动信号 将脉冲列翰入功能作为标准配置 提高现场作业性能 ●在生产现场,从操作面板上的US日接口可直接向计算

  3. 所属分类：其它

    • 发布日期：2019-09-13
    • 文件大小：2097152
    • 提供者：weixin_38743602

  1. I2C总线协议中文版.pdf

  2. 该文档介绍了I2C总线，是中文文档，非英文文档，对于看英文文档头大的读者是一个不错的选择广州周立功单片机发展有限公司Tel:(020)3873097638730977Fax:38730925htp:/v.zlgmcu.com 1.序 1.1版本1.0-1992 1992fC总线规范的这个版本有以下的修正 删除了用软件编程从机地址的內容。因为实现这个功能相当复杂,而且不被使用。 刖除了“低速模式”。实际上这个模式是整个PC总线规范的子集,不需要明确地详细说明 增加了快速樸式。它将位速率増加4倍到达

  3. 所属分类：其它

    • 发布日期：2019-09-04
    • 文件大小：872448
    • 提供者：wzc18743083828

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16777216
    • 提供者：qq_30307853

  1. FPGA入门教程.pdf

  2. 1、数字电路设计入门 2、FPGA简介 3、FPGA开发流程 4、RTL设计 5、Quartus II 设计实例 6、ModelSim和Testbench112时序逻辑电路 时序逻辑电路由时钟的上升沿或下降沿驱动工作,其实真正被时钟沿驱动的是电路中的 触发器( Register),也称为寄存器。触发器的工作原理和参数如下图 Register的原理和参数 T DQ Clk Clk old tsu:建立时间,在时钟有效沿到来之前触发器数据输入应保持稳定的时间,如果建立时 间不够,数据将不能在这个时钟

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：6291456
    • 提供者：smart_devil