注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog_HDL教程

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2009-12-21
    • 文件大小：4mb
    • 提供者：yanlihui13579

  1. 32位CRC校验码的并行算法及硬件实现.caj

  2. 很好，是一个很实用的方法，硬件实现部分很明确

  3. 所属分类：其它

    • 发布日期：2011-04-29
    • 文件大小：228kb
    • 提供者：greatdragon2007

  1. Verilog_HDL经典教程实用手册

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2011-06-02
    • 文件大小：4mb
    • 提供者：heirfr

  1. Verilog_HDL教程.pdf

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2012-03-12
    • 文件大小：4mb
    • 提供者：lzj1987

  1. 32位CRC校验码的并行算法及硬件实现

  2. 32位CRC校验码的并行算法及硬件实现32位CRC校验码的并行算法及硬件实现32位CRC校验码的并行算法及硬件实现32位CRC校验码的并行算法及硬件实现

  3. 所属分类：其它

    • 发布日期：2009-03-29
    • 文件大小：366kb
    • 提供者：feediy

  1. 32位CRC校验码的并行算法及硬件实现

  2. 通过对CRC 校验码原理的分析, 研究了一种并行32 位CRC 算法。该算法采用递推的方 法, 直接得出计算多位数据后的CRC 余数与计算前余数之间的逻辑关系。相对于一般的按位串 行计算或者查表并行计算的方法来说, 该方法运算速度快且不需要额外的空间存储余数表, 十 分有利于硬件实现。

  3. 所属分类：硬件开发

    • 发布日期：2019-04-02
    • 文件大小：337kb
    • 提供者：staringsun