注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog_HDL教程

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2009-12-21
    • 文件大小：4mb
    • 提供者：yanlihui13579

  1. 关于CRC—16校验的资料和参考程序

  2. RC的计算原理是将欲传输的数据块视为一堆连续位所构成的整个数值，将此数值除以一个特定的除数，此除数称为生成多项式（ANSI CRC-16的生成多项式为：x16 + x15 + x2 + 1）。目前较常用的CRC位数目有8和16以及32，附件所附的是在Win32测试过的程序，希望有所帮助。当然有需求的话我可以提供部分源代码。 具体算法如下： 1、定义一个初始值为0xFFFF的16位的变量，该变量称为CRC寄存器 2、把欲发送或接收消息的高8位和CRC寄存器的底8位作异或运算，并把结果在赋到CRC

  3. 所属分类：其它

    • 发布日期：2010-03-29
    • 文件大小：383kb
    • 提供者：jianjiaximufeng

  1. Verilog_HDL经典教程实用手册

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2011-06-02
    • 文件大小：4mb
    • 提供者：heirfr

  1. Verilog_HDL教程.pdf

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2012-03-12
    • 文件大小：4mb
    • 提供者：lzj1987

  1. 8位16位32位的CRC校验算法Delphi源代码.rar

  2. 内含8位、16位、32位的CRC校验算法示例代码，生成多项式的值（多项式因子） 注意：CRC16是数据流的高位先计算，多项式因子不变 而CRC32和CRC8都是数据流的低位先计算，所以多项式因子的高/低位对调 比如CRC32由$04C11DB7变为$EDB88320，CRC8由$31变为$8C 16位CRC：按位计算，速度最慢，占用空间最少 注：数据流是高位先行 MCS51的CRC-16计算函数(多项式因子为$1021, 高位先行) ; 调用：CRC16H/CRC16L=原CRC16值(16位

  3. 所属分类：其它

    • 发布日期：2019-07-09
    • 文件大小：17kb
    • 提供者：weixin_39841365

  1. 32位CRC 算法源代码

  2. 提供32位CRC算法的C源代码,支持任意指定生成多项式,初始化值. 本代码可以嵌入到crc计算的过程中,也可以一次性计算多数据的crc值. 可用于通讯,也可以用作文件校验.

  3. 所属分类：系统安全

    • 发布日期：2020-01-13
    • 文件大小：1011byte
    • 提供者：weixin_44616619