注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. P2b电子商务在线交易系统

  2. P2b(商家To 代理) 电子商务在线交易系统 系统各部分功能说明： 代理专区：代理只要向经销商申请，即可开通帐号，进入代理专区进行交易。 主要功能： 1、 商品订购 价格体系分为： 代理价：经销商卖给代理的价格。 报价：建议代理卖给用户的价格。 订购方式分为： 标配订购：按照已经配置好的配置进行订购，不能自行选择各 个配件。价格按代理价计算。 特配订购：代理可以自己对商品的配件进行重新选配(如CPU、硬盘等等)。价格按各个配件的价格进行重新计算。 2、 在线下订单 订购完毕，将订单填写好，提

  3. 所属分类：专业指导

    • 发布日期：2003-05-08
    • 文件大小：707kb
    • 提供者：chenxh

  1. 计算机组成原理考研历年试题(含答案).rar

  2. 1.定点8位字长的字，采用2的补码形式表示时，一个字所表示的整数范围是___。 A.–128—+127 B.-127—+127 C.-129—+128 D.-128—+128 2.运算器虽有许多部件组成，但核心部分是___。 A.数据总线 B.算术逻辑单元 C.多路开关 D.通用寄存器 3.某计算机字长32位，其存储容量是1MB，若按字编址，它的寻址范围是___。 A.0—1M B.0—512KB C.0—256K D.0— 256KB 4.二地址指令中，操作数的物理位置可安排在___。 A.

  3. 所属分类：C

    • 发布日期：2009-07-15
    • 文件大小：3mb
    • 提供者：realizemydream

  1. 十天学会单片机100列

  2. 函数的使用和熟悉4 实例4：用单片机控制一个灯闪烁：认识单片机的工作频率 4 实实例3：用单片机控制第一个灯亮 4 例目录 15：将 P1口状态分别送入P0、P2、P3口：认识I/O口的引脚功能 5 实例6：使用P3口流水点亮8位LED 5 实例7：通过对P3口地址的操作流水点亮8位LED 6 实例8：用不同数据类型控制灯闪烁时间 7 实例9：用P0口、P1 口分别显示加法和减法运算结果 8 实例10：用P0、P1口显示乘法运算结果 9 实例11：用P1、P0口显示除法运算结果 9 实例12：

  3. 所属分类：硬件开发

    • 发布日期：2011-01-06
    • 文件大小：695kb
    • 提供者：ouyanglingjun

  1. 5级无Cache流水CPU源代码

  2. 5级无Cache流水CPU源代码，程序的某些初始值不是原版本，仅供参考。

  3. 所属分类：硬件开发

    • 发布日期：2012-02-24
    • 文件大小：429kb
    • 提供者：zhouyang209117

  1. 基于mips的5级流水cpu verilog

  2. 基于mips的基本5级流水线cpu verilog实现 有结构图

  3. 所属分类：C/C++

    • 发布日期：2012-03-02
    • 文件大小：1mb
    • 提供者：zhaoyux1027

  1. 5级流水cpu--

  2. 该文档描述了一个5级流水cpu,采用的是vhdl语言。

  3. 所属分类：OS

    • 发布日期：2012-08-20
    • 文件大小：1mb
    • 提供者：weinidan

  1. 计算机组成原理自测试题库

  2. 本科生期末试卷（一） 一、选择题（每小题2分，共30分）   1  从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（  ）计算机。     A  并行    B  冯·诺依曼    C  智能    D  串行   2  某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为（  ）。     A  -(231-1)    B  -(230-1)    C  -(231+1)    D  -(230+1)   3  以下有关运算器的描述，（  ）是正

  3. 所属分类：专业指导

    • 发布日期：2013-06-13
    • 文件大小：375kb
    • 提供者：u011054376

  1. CPU实验5级流水无cache

  2. CPU实验5级流水无cache

  3. 所属分类：嵌入式

    • 发布日期：2014-10-30
    • 文件大小：2mb
    • 提供者：qq_21892151

  1. 8位无Cache的5段流水CPU总体设计

  2. 参考《16位5级流水无cache实验CPU课程设计实验要求》文档及其VHDL代码，在理解其思想和方法的基础上，将其改造成8位的5级流水无cache的实验CPU，包括对指令系统、数据通路、各流水段模块、内存模块等方面的改造。利用VHDL语言编程实现，并在TEC-CA平台上进行仿真测试。为方便起见，后续16位5级流水无cache实验CPU简记为ExpCPU-16，而8位的则记为ExpCPU-8。 对于内存模块的改造，可以采用两种方式：（1）利用TEC-CA平台上的16位RAM来存放8位的指令；（2

  3. 所属分类：嵌入式

    • 发布日期：2015-01-29
    • 文件大小：1mb
    • 提供者：u010741201

  1. 8位无Cache的5段流水CPU

  2. 参考《16位5级流水无cache实验CPU课程设计实验要求》文档及其VHDL代码，在理解其思想和方法的基础上，将其改造成8位的5级流水无cache的实验CPU，包括对指令系统、数据通路、各流水段模块、内存模块等方面的改造。利用VHDL语言编程实现，并在TEC-CA平台上进行仿真测试。为方便起见，后续16位5级流水无cache实验CPU简记为ExpCPU-16，而8位的则记为ExpCPU-8。 对于内存模块的改造，可以采用两种方式：（1）利用TEC-CA平台上的16位RAM来存放8位的指令；（2

  3. 所属分类：嵌入式

    • 发布日期：2015-06-08
    • 文件大小：1mb
    • 提供者：lqq2324

  1. 8位5级流水无cache实验CPU课程设计（有8ram和无ram两种代码，均可运行）

  2. 参考《16位5级流水无cache实验CPU课程设计实验要求》文档及其VHDL代码，在理解其思想和方法的基础上，将其改造成8位的5级流水无cache的实验CPU，包括对指令系统、数据通路、各流水段模块、内存模块等方面的改造。利用VHDL语言编程实现，并在TEC-CA平台上进行仿真测试。为方便起见，后续16位5级流水无cache实验CPU简记为ExpCPU-16，而8位的则记为ExpCPU-8。 对于内存模块的改造，参考《计算机组成原理》课程综合实验的方法，独立设计一块8位的RAM。 （1）利用T

  3. 所属分类：讲义

    • 发布日期：2015-12-24
    • 文件大小：2mb
    • 提供者：qq_23419099

  1. cpu.zip（5级流水线结构的CPU实现）

  2. 一个 5 级流水线结构的简单 CPU的实现。TinyMIPS 的流水线共分为五级，对应五个功能模块，分别为 IF（取指令）、ID（译码）、 EX（执行）、MEM（访存）、WB（写回）。而这五个流水级分别对应 CPU 处理指令时的 五个步骤：IF 级负责从存储器（内存或缓存）中取出指令；ID 级负责将指令译码，并从寄 存器堆取出指令的操作数；EX 级负责根据译码结果执行对应的 ALU 操作；MEM 级负责处 理可能产生访存请求的指令，向存储器（内存或缓存）发送控制信号；WB 级负责将指令的 执行结

  3. 所属分类：专业指导

    • 发布日期：2020-05-25
    • 文件大小：14mb
    • 提供者：weixin_41877670

  1. 计算机原理课设，设计cpu007.rar

  2. 1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术，流水级数为5级，分别是：取指、译码、执行、访存、写回。 3、 输入要求：模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求：模拟器用txt文件记录每一个周期CPU主要寄存器的值，总线数值，程序执行完毕后，用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

  3. 所属分类：C/C++

    • 发布日期：2020-07-17
    • 文件大小：76kb
    • 提供者：hzwang336

  1. 计算机原理课设，设计cpu006.rar

  2. 1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术，流水级数为5级，分别是：取指、译码、执行、访存、写回。 3、 输入要求：模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求：模拟器用txt文件记录每一个周期CPU主要寄存器的值，总线数值，程序执行完毕后，用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

  3. 所属分类：Java

    • 发布日期：2020-07-17
    • 文件大小：371kb
    • 提供者：hzwang336

  1. 计算机原理课设，设计cpu005.rar

  2. 1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术，流水级数为5级，分别是：取指、译码、执行、访存、写回。 3、 输入要求：模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求：模拟器用txt文件记录每一个周期CPU主要寄存器的值，总线数值，程序执行完毕后，用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

  3. 所属分类：C/C++

    • 发布日期：2020-07-17
    • 文件大小：31kb
    • 提供者：hzwang336

  1. 计算机原理课设，设计cpu004.rar

  2. 1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术，流水级数为5级，分别是：取指、译码、执行、访存、写回。 3、 输入要求：模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求：模拟器用txt文件记录每一个周期CPU主要寄存器的值，总线数值，程序执行完毕后，用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

  3. 所属分类：C/C++

    • 发布日期：2020-07-17
    • 文件大小：417kb
    • 提供者：hzwang336

  1. 计算机原理课设，设计cpu003.rar

  2. 1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术，流水级数为5级，分别是：取指、译码、执行、访存、写回。 3、 输入要求：模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求：模拟器用txt文件记录每一个周期CPU主要寄存器的值，总线数值，程序执行完毕后，用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

  3. 所属分类：Java

    • 发布日期：2020-07-17
    • 文件大小：169kb
    • 提供者：hzwang336

  1. 计算机原理课设，设计cpu002.rar

  2. 1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术，流水级数为5级，分别是：取指、译码、执行、访存、写回。 3、 输入要求：模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求：模拟器用txt文件记录每一个周期CPU主要寄存器的值，总线数值，程序执行完毕后，用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

  3. 所属分类：C/C++

    • 发布日期：2020-07-17
    • 文件大小：280kb
    • 提供者：hzwang336

  1. 计算机原理课设，设计cpu001.rar

  2. 1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术，流水级数为5级，分别是：取指、译码、执行、访存、写回。 3、 输入要求：模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求：模拟器用txt文件记录每一个周期CPU主要寄存器的值，总线数值，程序执行完毕后，用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

  3. 所属分类：C/C++

    • 发布日期：2020-07-17
    • 文件大小：314kb
    • 提供者：hzwang336

  1. RISC-V.zip

  2. rics-v cpu 5级流水实现 简单处理了跳转相关与写后读相关问题 可进一步完善 内置指令集说明 完整测试文件 以及一些说明

  3. 所属分类：硬件开发

« 12 »