Revision History Revision Descr iption Date 1.6 Added Chip Part Number Information in Ordering Information October 5, 2011 1.5G Modify Reel Packing Information for exact IC quantity per one reel May 30, 2006 1.5F Modify Features section for Le
基于FPGA芯片Stratix II EP2S60F672C4设计实现了数字基带预失真系统中的环路延迟估计模块。该模块运用了一种环路延迟估计新方法,易于FPGA实现。同时,在信号失真的情况下也能给出正确的估计结果。Modelsim SE 6.5c的时序仿真结果和SignalTaps II的硬件调试结果验证了模块的有效性。