注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 单片机 数字时钟 实现三按键的控制

  2. 完整版本设计论文介绍了用AT89C2051单片机控制的数字钟的硬件结构与软件设计,给出了汇编语言源程序。此数字钟是一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。它的计时周期为12小时，显示满刻度为12时59分59秒99毫秒，另外应有校时功能。电路由时钟脉冲发生器、时钟计数器、译码驱动电路和数字显示电路以及时间调整电路组成。用晶体振荡器产生时间标准信号，这里采用石英晶体振荡器。根据60秒为1分、60分为1小时、24小时为1天的计数周期，分别组成两个60进制（秒、分）、一个12进制（时

  3. 所属分类：硬件开发

    • 发布日期：2009-06-18
    • 文件大小：133kb
    • 提供者：lllg99

  1. 60进制计数译码显示

  2. 60进制计数译码显示连线图，需要的速度下～～～

  3. 所属分类：C/C++

    • 发布日期：2009-06-25
    • 文件大小：27kb
    • 提供者：daijian418

  1. 数电课程设计多功能数字钟

  2. ① 设计一个数字钟。要求用六位数码管显示时间，格式为00：00：00。 ②具有60进制和24进制（或12进制）计数功能，秒、分为60进制计数，时为24进制（或12进制）计数。 ③有译码、七段数码显示功能，能显示时、分、秒计时的结果。 ④设计提供连续触发脉冲的脉冲信号发生器， ⑤具有校时单元、闹钟单元和整点报时单元。 ⑥确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。

  3. 所属分类：专业指导

    • 发布日期：2009-07-23
    • 文件大小：1mb
    • 提供者：shang111213

  1. 利用VHDL语言编写的60进制计数器

  2. 该程序可进行60秒计数，用于数字时钟的编写。

  3. 所属分类：C/C++

    • 发布日期：2009-08-05
    • 文件大小：679byte
    • 提供者：lanpaopao286

  1. 数字钟的设计-数字电路

  2. 数字钟主要分为数码显示器、60进制和12进制计数器、频率振荡器和校时这几个部分。数字钟要完成显示需要6个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要60进制计数器和12进制计数器，在在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。60进制可能由10进制和6进制的计数器串联而成，而小时的12进制可以采用74LS191的十进制计数器和D触发器来产生计数和进位。频率振荡器可以由晶体振荡器分频来提供，也可以由555定时来产生脉冲并分频为1HZ。

  3. 所属分类：嵌入式

    • 发布日期：2009-12-26
    • 文件大小：208kb
    • 提供者：k0307411

  1. 24小时进制电子时钟

  2. 大三课程设计努力的结果，希望大家分享 设计要求：由振荡器输出稳定的高频脉冲信号作为时间基准,经分频振荡器输出标准的秒脉冲,秒计数器满60向分计数器进位,分计数器满60向小时进位,小时计数器按“12翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒。并具有可整点报时与定时闹钟的功能。

  3. 所属分类：专业指导

    • 发布日期：2009-12-31
    • 文件大小：127kb
    • 提供者：kobeilove81

  1. 数字逻辑课程设计（数字钟的设计）

  2. 任务和要求：系统具有显示时、分、秒的功能；系统具有较时功能；系统具有整点报时功能。 1)时钟计数： 秒——60进制BCD码计数； 分钟——60进制BCD码计数; 时——24进制BCD码计数。 2）通过使能控制端使整个计数器有清零、调时、调分功能； 3）蜂鸣器在整点时有报警驱动信号产生。

  3. 所属分类：专业指导

    • 发布日期：2010-01-03
    • 文件大小：91kb
    • 提供者：liulele101

  1. 数电课程设计——简易洗衣机控制器

  2. 洗衣机控制器 根据课程设计要求，要实现电机的正传、反转、暂停。需要用四个LED灯的状态来表示，当显示时间前20秒正传、暂停10秒、反转20秒、再暂停10秒，如此一来，周期恰好是60秒，可以选用60进制的减计数器来实现秒位的计数，然而，洗涤时间要求在0—60分钟可由用户任意设定的话，本设计采用100分钟减计数器来实现。

  3. 所属分类：专业指导

    • 发布日期：2010-01-13
    • 文件大小：180kb
    • 提供者：l03l03

  1. FPGA 60计时

  2. 60进制计数 可以做秒和分钟的计时 entity jishu60 is port(s:in std_logic;--置位信号（低电平有效） clk:in std_logic;--时钟信号 data:in std_logic_vector(5 downto 0);--预置数 num:buffer std_logic_vector(5 downto 0);--计数结果 co: out std_logic);--进位信号

  3. 所属分类：硬件开发

    • 发布日期：2010-05-01
    • 文件大小：139kb
    • 提供者：byjjing

  1. VHDL数字电子钟的设计

  2. 能够实现小时（24进制）、分钟和秒钟（60进制）的计数功能 具有复位功能 功能扩展：具有复位、整点报时提示、定时闹钟等功能 在软件工具平台上，进行VHDL语言的各模块编程输入、编译实现和仿真验证。

  3. 所属分类：嵌入式

    • 发布日期：2010-06-02
    • 文件大小：316kb
    • 提供者：aa417754098

  1. 基于AT89C52的实例程序及其仿真

  2. 基于AT89C52的实例程序及其仿真（内有程序和基于Proteus的仿真实例 下载即可打开运行 查看效果） 1.3IO控制13键 2.3LEDKEY 3.7SEG花样 4.44键盘 5.60进制计数 6.频率周期测量 7.频率计 8.基于DAC0832的单片机模拟DDS低频信号发生器 9.密码锁 10.点阵控制花样32 11.点阵控制花样 12.串口通讯方式 ......

  3. 所属分类：嵌入式

    • 发布日期：2010-12-18
    • 文件大小：973kb
    • 提供者：huanghao08

  1. verilog下的60进制计数

  2. verilog下的60进制计数，简单易学，上手容易

  3. 所属分类：其它

    • 发布日期：2011-12-18
    • 文件大小：294kb
    • 提供者：zjs12321

  1. 60进制计数器

  2. 设计时钟时经常用到的，60进制计数。希望有用~~

  3. 所属分类：硬件开发

    • 发布日期：2012-01-01
    • 文件大小：64kb
    • 提供者：wqw_1991

  1. 基于FPGA的电子钟设计与实现

  2. 设计一个电子钟, 要求具有计时及校时功能, 同时要求: a) 计时采用12 h 方式, 显示小时、分和秒; b) 采用双键校时法: Mode 键和Set 键, 前者选择时钟模式, 包括计时, 秒、分及小时校对, 后者作为校时时钟输入。 图1 电子钟功能模块图 在设计过程中先将系统模块化, 然后逐步实现。根据系统功能,可划分为3 个模块: 计时模块、校时模块及显示模块, 其中计时模块又包括小时、分及秒计时[ 2] 。系统功能模块图如图1。电子钟计时实质讲就是计数器, 其中分、秒计时分别为60 进

  3. 所属分类：嵌入式

    • 发布日期：2012-11-04
    • 文件大小：917kb
    • 提供者：waj19912

  1. 同步60进制递增计数

  2. 同步60进制递增计数的msm原理连接图，详细介绍了该工作项目的原理以及连接方式相信很不错的

  3. 所属分类：专业指导

    • 发布日期：2014-06-05
    • 文件大小：43kb
    • 提供者：fineax2

  1. Verilog自顶向下60进制计数（FPGA)

  2. 使用Verilog自顶向下设计60进制计数器（例子为1Hz，可修改频率），并用数码管动态显示，已在Basys2开发板验证通过。

  3. 所属分类：硬件开发

    • 发布日期：2018-04-25
    • 文件大小：226kb
    • 提供者：weixin_39603637

  1. 数电 作业设计60进制计数器

  2. ：计数器对输入脉冲进行计数，来一CP个脉冲，计数器状态变化一次。根据计数器循环长度M称之为M模计数器（M进制计数器），计数器状态编码，按二进制的递增或递减规律来编码，对应称加法计数器，减法计数器。

  3. 所属分类：嵌入式

    • 发布日期：2018-07-02
    • 文件大小：169kb
    • 提供者：qq_42060508

  1. 60进制计数器.docx

  2. 含有计数使能、复位、时钟校准的60进制(秒)计数器。设计语言VHDL。包含代码、管脚绑定设计、功能描述

  3. 所属分类：电信

    • 发布日期：2020-04-27
    • 文件大小：43kb
    • 提供者：weixin_42596755

  1. 60秒计数及任意进制计数.zip

  2. 输入数码管显示的频率（较高），通过元件例化的方法实现分频得到1hz计数的频率，未注释的代码为60秒计数，包含数码管显示部分，注释部分为任意进制计数

  3. 所属分类：硬件开发

    • 发布日期：2020-01-19
    • 文件大小：2kb
    • 提供者：Struck666

  1. 数字时钟的设计与制作实验

  2. 设计一个秒、分为60进制计数，时为24进制（或12进制）计数功能并通过译码器及七段发光二极管显示器显示的数字钟电路

  3. 所属分类：电信

    • 发布日期：2021-01-11
    • 文件大小：272kb
    • 提供者：qq_45296217
« 12 3 4 »