注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. MAX+PLUS软件的使用及设计流程

  2. MAX+PLUS软件的使用及设计流程 实验一 MAX+PLUSⅡ软件的使用及设计流程 1 实验二 七段译码器的设计 6 实验三 数码管扫描显示电路 8 实验四 八位加法器的设计 10 实验五 抢答器的设计 12 实验六 六十进制计数器设计 14 实验七 秒表的设计 16 实验八 序列检测器的设计 18 实验九 数字频率计的设计 20 实验十 数字钟的设计 22 实验十一 电子琴设计 25 附录一：EDA开发套件使用说明 27

  3. 所属分类：专业指导

    • 发布日期：2009-04-29
    • 文件大小：8mb
    • 提供者：neo_matrixv

  1. 基于FPGA的频率计

  2. 设计一个8位十进制的数字频率计，最高测试频率为99M，将测得的频率显示在8个数码管上，要求利用人眼的视觉暂留循环点亮8个数码管，最后实现频率的显示。

  3. 所属分类：硬件开发

    • 发布日期：2009-05-01
    • 文件大小：256kb
    • 提供者：zhangsilei_1

  1. 基于FPGA的数字频率计设计

  2. 本文要设计一个8位十进制数字频率计，需要由四种器件来组成，即：测频控制信号发生器(FTCTRL)、有时钟使能的十进制计数器(CNT10)、32位锁存器(REG32B)、除法器模块(division). 因为是8位十进制数字频率计，所以计数器CNT10需用8个，7段显示LED7也需用8个. 频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。 为此，测频控制信号发生器FTCTRL应设置一个控制信号时钟CLKK，一个计数使能信号输出端CNT_EN、一个与CNT_EN输出信号反向的锁存输出信号Loa

  3. 所属分类：硬件开发

    • 发布日期：2009-06-09
    • 文件大小：126kb
    • 提供者：maochu

  1. 8位十进制频率计--可以下载看看

  2. 8位十进制频率计 8位十进制频率计 8位十进制频率计 8位十进制频率计

  3. 所属分类：专业指导

    • 发布日期：2010-03-18
    • 文件大小：3kb
    • 提供者：zjy286152565

  1. 8位16进制频率计原理与设计

  2. 8位16进制频率计原理与设计，绝对正宗，严打盗版

  3. 所属分类：专业指导

    • 发布日期：2010-05-14
    • 文件大小：36kb
    • 提供者：luwei0000

  1. eda实验指导程序 实例 等下载

  2. eda实验指导程序实验一 1位全加器设计•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••23 实验二 两位十进制计数器设计••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••32 实验三 8位串入并出寄存器设计•••••••••••••••••••••••••••••••

  3. 所属分类：专业指导

    • 发布日期：2010-05-15
    • 文件大小：3mb
    • 提供者：zzyal

  1. ISP07大作业及参考答案

  2. 一 简答题(32分,每题8分) 101.什么是FPGA？它有哪些优点？ 102.什么是MAX+plus2？它的设计流程是怎样的？ 103.Quartus 2有什么特点？ 104.ISE5.2的IP核复用输入方法的操作过程是什么？ 二 说明题(32分,每题16分) 201.以一个JK触发器为例，说明Modelsim的仿真步骤与方法。 202.说明 ISE5.2的配置步骤。 三 综合题(36分,每题18分) 301登录www.xilin.com网站，查找全局时钟网络VHDL和Verilog编程模板

  3. 所属分类：网络基础

    • 发布日期：2010-07-02
    • 文件大小：415kb
    • 提供者：qq642481029

  1. 8位十进制的数字频率计

  2. 实用的技术资料，可以帮助你解决一点频率计设计的阻碍

  3. 所属分类：专业指导

  1. 数字系统设 计实验指导书.doc

  2. 第一章 MAX+PLUS II开发软件简介 ................................3 1.1 MAX+PLUS 软件的功能................................................ 3 1.1.1 MAX+PLUS II的组成 ................................................. 3 1.1.2 MAX+PLUS II的VHDL设计资源 ........................

  3. 所属分类：嵌入式

    • 发布日期：2011-02-24
    • 文件大小：1mb
    • 提供者：bhanzdan

  1. 数 字 频 率 计 的 设 计

  2. 8位十进制数字频率计的电路逻辑图，它由一个测频控制信号发生器TESTCTL、8个有时钟使能的十进制计数器CNT10、一个32位锁存器REG32B组成。以下分别叙述频率计各逻辑模块的功能与设计方法。

  3. 所属分类：专业指导

    • 发布日期：2011-04-24
    • 文件大小：102kb
    • 提供者：tzd529585047

  1. 基于FPGA的8位十进制数字频率计设计.pdf

  2. 基于FPGA的8位十进制数字频率计设计.pdf

  3. 所属分类：嵌入式

    • 发布日期：2012-10-31
    • 文件大小：341kb
    • 提供者：fjinqian

  1. 数字频率计设计VHDL

  2. 在 MagicSOPC 实验箱上实现8位十进制频率计的设计。被测信号从 CLOCK0（数字信号时钟源）输入，经过检测后测得的频率值用数码管 1~8显示

  3. 所属分类：嵌入式

    • 发布日期：2012-11-22
    • 文件大小：67kb
    • 提供者：lsw59

  1. 八位十进制数字频率计的设计

  2. 该仿真的作用是实现十进制计数功能。从仿真图4.13中可以得出，当第一个CNT10计数输出 CQ=9 时，下一秒时钟上升沿到来时，将产生一个CARRY_OUT信号作为下一个CNT10 的时钟信号，同时CQ 清零，依次递推到8个CNT10。

  3. 所属分类：专业指导

    • 发布日期：2013-06-06
    • 文件大小：2mb
    • 提供者：u010978328

  1. 基于FPGA的8位十进制频率计设计_张淑骅

  2. 本文介绍基于FPGA的频率计的设计与实现 可测频率范围为0—100MHz

  3. 所属分类：硬件开发

    • 发布日期：2013-12-08
    • 文件大小：149kb
    • 提供者：zhuoyuelf

  1. 8位十进制频率计设计

  2. 所制作的频率计电气指标如下：(1)显示的位数：8位数LED (2)进制数：十进制 （3）频率测试范围：1Hz~99MHz，利用预置分频器做1/2分频

  3. 所属分类：硬件开发

    • 发布日期：2008-10-06
    • 文件大小：369kb
    • 提供者：mg736163

  1. EDA-8位十进制频率计

  2. EDA-8位十进制频率计 毕业设计不会的同学可以看下

  3. 所属分类：专业指导

    • 发布日期：2015-04-21
    • 文件大小：2mb
    • 提供者：qq_17315073

  1. 基FPGA_Cyclone_II_EP2C5/EP2C8的频率计

  2. 功能描述：按４＊４键盘上的１，２，３．．．号按键可依次测出 　25000000Hz　，12500000Hz ....的分频信号并显示在８个数码管上． 希望和初学者一起学习　163haole@163.com 本设计由以下四个模块组成． freqtest.v -8位十进制频率计 (顶层模块） KeyBoard.v -4*4键盘扫描模块 (选择不同的被测信号） cnt10.v -十进制计数器模块　　（测频计数） scan_led.v -数码管动态扫描模块 （显示测量结果）

  3. 所属分类：C

    • 发布日期：2008-11-14
    • 文件大小：10kb
    • 提供者：w22net

  1. 入门学习EDA实验指导书

  2. 入门学习EDA实验指导书 实验1 2选1多路选择器的VHDL设计 实验2 含异步清零和同步时钟使能的加法计数器设计 实验3 1位全加器原理图输入设计 实验4 2位十进制频率计原理图输入设计 实验5 7段数码显示译码器设计 实验6 数控分频器的VHDL设计 实验7 正弦信号发生器设计 实验8 基于状态机的ADC0809采样控制电路设计 实验9 循环冗余（CRC）模块设计 实验10 基于流水线技术的高速数字相关器设计 实验11 基于直接数字合成器（DDS）的正弦波形发生器设计 实验12 数字钟

  3. 所属分类：硬件开发

  1. 数字频率计报告.pdf

  2. 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。本文所设计数字频率计是用数字显示被测信号频率的仪器,它主要由四个部分组成:时基电路,计数电路,控制电路和显示电路。本数字频率计使用测频法，由时基电路提供时基信号，在高电平测量数据，低电平处理数据，通过控制电路，实现对计数器的译码锁存与清零作用,从而达到测频目的。数字电子技术基础课程设计 数器所得到的计数值,并且通过译码器译码完成后通过数码管显示出来。锁存完成之后再 向计数器

  3. 所属分类：硬件开发

    • 发布日期：2019-07-13
    • 文件大小：1mb
    • 提供者：qq_41616211

  1. 六位十进制计数器的制作

  2. 本文介绍用6 片CD4026 及0.8 英寸共阴极LED数码管等组成的计数器，此模块加上时间控制就很容易制作出如频率计、相位计等测试仪器。由于结构简单元件少，很容易制作。 　　一、主要元件 　　1. CD4026引脚 　　如图1 示，其内部可分为计数器和7 段显示译码器两部分。输出以“1”为有效电平点亮数码管相应的段。可以不串连限流电阻直接带数码管，电流不会超过10mA。 图1 CD4026引脚 　　INH=“0”时，时钟脉冲从CLOCK 端引入，时钟脉冲的上升沿使计数器翻转；IN

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：123kb
    • 提供者：weixin_38697063
« 12 »