注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 非常全面的Verilog教程

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `defin

  3. 所属分类：C++

    • 发布日期：2010-05-16
    • 文件大小：4194304
    • 提供者：flyawayboy

  1. verilog语言PDF教程

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `defin

  3. 所属分类：C++

    • 发布日期：2010-05-28
    • 文件大小：4194304
    • 提供者：xsz88

  1. Verilog HDL入门(第3版)

  2. 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `define和`undef 15

  3. 所属分类：C++

    • 发布日期：2010-06-26
    • 文件大小：10485760
    • 提供者：chen202052428

  1. Verilog-HDL入门

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `defin

  3. 所属分类：C++

    • 发布日期：2010-07-15
    • 文件大小：3145728
    • 提供者：lilongxing

  1. 详细介绍Verlog语言要素

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `defin

  3. 所属分类：C++

    • 发布日期：2010-09-06
    • 文件大小：4194304
    • 提供者：ydbycxyf

  1. Verilog HDL硬件描述语言入门到精通加实例

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `defin

  3. 所属分类：C++

    • 发布日期：2010-10-04
    • 文件大小：4194304
    • 提供者：kim_hjf

  1. verilog教程（有目录）

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `defin

  3. 所属分类：专业指导

    • 发布日期：2011-07-16
    • 文件大小：3145728
    • 提供者：wogeguaiguai

  1. VERILOG HDL硬件描述语言

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `defin

  3. 所属分类：专业指导

    • 发布日期：2011-12-15
    • 文件大小：4194304
    • 提供者：boychenxingxing

  1. Verilog HDL 硬件描述语言（实用版）

  2. Verilog HDL 硬件描述语言 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编

  3. 所属分类：硬件开发

    • 发布日期：2013-07-02
    • 文件大小：4194304
    • 提供者：shappy97

  1. Verilog 经典教程

  2. 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `define和`undef

  3. 所属分类：C++

    • 发布日期：2008-09-13
    • 文件大小：4194304
    • 提供者：dayuzhang

  1. xcyx.smart

  2. 三菱FX系列PLC编程口通信协议总览 三菱FX系列PLC编程口通信协议总览 该协议实际上适用于PLC编程端口以及 FX-232AW 模块的通信。 通讯格式： 命令 命令码 目标设备 DEVICE READ CMD "0" X,Y,M,S,T,C,D DEVICE WRITE CMD "1" X,Y,M,S,T,C,D FORCE ON CMD " 7" X,Y,M,S,T,C FORCE OFF CMD "8" X,Y,M,S,T,C传输格式: RS232C 波特率: 9600bps 奇偶:

  3. 所属分类：其它

    • 发布日期：2014-10-15
    • 文件大小：8192
    • 提供者：qq_19673631

  1. 串口测试工具

  2. 基本串口设置 串口设置：选择使用的串口号，可以通过“查找” 按钮自动查询当前系统可用串口。 波特率设置：输入将要使用波特率。 检验位设置：O＝ODD＝奇校验，E＝EVEN＝偶检验，N＝无校验 10/16进制选择：当勾选后，接收缓冲区将以16进制数据格式显示，发送缓冲区数据必须是16进制格式，点击“发送”按钮时，将以16进制格式发送。否则（未勾选时），将以发送缓冲区将ASCII码的形式显示，点击“发送”按钮时，将以ASCII码直接发送。 打开串口：按配置打开相应串口，同时使能其他可能使用串口的按

  3. 所属分类：硬件开发

    • 发布日期：2018-09-18
    • 文件大小：2097152
    • 提供者：weixin_43229024

  1. 施耐德ATV21WU40N4C样本.pdf

  2. 施耐德ATV21WU40N4C样本pdf,施耐德ATV21WU40N4C样本连接器型号 1RJ45 物理接口 2线RS485 传输帧 RTU 传输率 9600bps或19200bps 数据格式 8位,1停止,奇偶或无可配置的校验 地址数 通信服务 写单寄存器(06) 写多寄存器(16)最多2字 监控可禁止 读保持寄存器(03)2个字最大 读设备标识(43) 超时设置从01至100s 标志 操作位置 垂直方向+/-10 产品重量 10,55kg 环境 噪音级别 55dB符合86/188EEC 介电

  3. 所属分类：其它

    • 发布日期：2019-10-19
    • 文件大小：235520
    • 提供者：weixin_38744153

  1. 施耐德ATV21WD30N4C样本.pdf

  2. 施耐德ATV21WD30N4C样本pdf,施耐德ATV21WD30N4C样本频率分辨率 显示单元0.1Hz 模拟量输入0024/50Hz 连接器型号 1RJ45 物理接口 2线RS485 传输帧 RTU 传输率 9600bps或19200bps 数据格式 8位,1停止,奇偶或无可配置的校验 地址数 1.247 通信服务 写单寄存器(06) 写多寄存器(16)最多2字 监控可禁止 读保持寄存器(03)2个字最大 读设备标识(43) 超时设置从01至100s CE 操作位置 垂直方向+/-10° 产

  3. 所属分类：其它

    • 发布日期：2019-10-19
    • 文件大小：214016
    • 提供者：weixin_38743737

  1. 施耐德ATV21WD37N4样本.pdf

  2. 施耐德ATV21WD37N4样本pdf,施耐德ATV21WD37N4样本连接器型号 1RJ45 物理接口 2线RS485 传输帧 RTU 传输率 9600bps或19200bps 数据格式 8位,1停止,奇偶或无可配置的校验 地址数 通信服务 写单寄存器(06) 写多寄存器(16)最多2字 监控可禁止 读保持寄存器(03)2个字最大 读设备标识(43) 超时设置从01至100s 标志 操作位置 垂直方向+/-10 环境 噪音级别 64cB符合86/188/EEC 介电强度 3535√直流接地和电

  3. 所属分类：其它

    • 发布日期：2019-10-19
    • 文件大小：211968
    • 提供者：weixin_38743481

  1. 欧姆龙数字调节器 E5ER.pdf

  2. 欧姆龙数字调节器 E5ERpdf,欧姆龙数字调节器 E5ER：高速丂高精度＆多联输入输出型的通用数字调节器，采用可视性佳的LCD，5位丂3段的易读取显示。高速取样周期(50ms)，适合高速响应的对象。带背光的LCD，3段显示可同时显示当前值、目标值、操作量。1台可实现多点控制/串联控制/比例控制。通过设定支持软件(CX-Thermo Ver.4.0)可以进行初期设定的下载、设定参数的屏蔽等。(CompoWay/F仅对应带通信功能的机种)标准配备了各种运算功能(平方根运算，折线近似等)。搭载Dev

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：918528
    • 提供者：weixin_38743481

  1. 计算机等级考试四级嵌入式系统开发工程师复习要点汇总.pdf

  2. 计算机等级考试四级嵌入式系统开发工程师复习要点汇总O随光 评enku.sui.me (1)调度:给定一组实时任务和系统资源,确定每个任务何时何地执行的整 个过程。 (2)抢占式调度:通常是优先级驱动的调度,如uCOS。优点是实时性好 反应快,调度算法相对简单,可以保证高优先级任务的时间约束;缺点是上下文 切换多 (3)非抢占式调度:通常是按时间片分配的调度,不允许任务在执行期间被 中断,仟务一旦占用处理器就必须执行完毕或自愿放弃,如 Wince。优点是上 下文切换少;缺点是处理器有效资源利用率低

  3. 所属分类：嵌入式

    • 发布日期：2019-08-17
    • 文件大小：392192
    • 提供者：qq_33211808

  1. 5G无线技术架构

  2. 5G无线技术架构 引言 场景与技术需求 5G无线技术路线 5G空口技术框架 5G无线关键技术 总结 主要贡献单位AT-2◇256无线技术架构白皮书 在过去的三十年里,移动通信经历了从语音多址技术之外,大规模天线、超密集组网和全频 业务到移动宽带数据业务的飞跃式发展,不仪深谱接入都被认为是5G的关键使能技术。此外,新 刻地改变了人们的生活方式,也极大地促进了社型多载波、灵活双工、新型调制编码、终端直通 会和经济的飞速发展。移动互联网和物联网作为(D2D)、全双⊥(又称同时同频全双L)等也 未来移动

  3. 所属分类：电信

    • 发布日期：2019-03-23
    • 文件大小：15728640
    • 提供者：u012735495
« 1 2 3 4 5 6 7»