SAR ADC其基本结构如图1所示，包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER)和逻辑控制单元(SAR LOGIC)。模拟输入电压VIN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR LOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压VDAC为0.5VREF，其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较
恩智浦半导体近日宣布将全力推出符合最新JEDEC JESD204A串行接口标准的高速数据转换器。恩智浦即将面市的产品组合由新型高速16位模数转换器(ADC)和数模转换器(DAC)组成，此款基于JEDEC的数据转换器将成为同系列中的领衔产品。
强调其遵守JEDEC接口标准的承诺，恩智浦将于下周参加在波士顿举行的IEEE微波理论与技术协会(MTT-S)/国际微波年会(IMS)，在恩智浦站台展示符合JESD204A标准的数据转换器。展示活动将演示恩智浦DAC1408D650与Xilinx Vir
