// 移频选频原理//Fvco=[(P*B)+A]*Frefin/R//P=32//loop filter 100k----prescribe//R=12.8M/100K=128---Parameter1//Fvco=频点*2+170280 -1400//B=Fvco/32-----------Parameter2//A=Fvco-32*B

PLL_ADF4118之C语言驱动代码

摘要：介绍分频锁相频率合成技术。通过对锁相环工作过程及相位噪声等的基本原理的分析,采用PLL技术成功设计了1.8GHz锁相频率源。在该锁相源中分频鉴相器采用ADI公司的ADF4118,VCO采用M/A-COM公司的ML081100-01850，低通环路采用三阶RC低通滤波器。其相位噪声为-75dBc/kHz、杂散抑制为-85dBc。实验测试获得了较好的技术指标,能满足现代移动通信C网和G网射频子系统对本振源的要求。关键词：分频锁相；频率合成；相位噪声：本振源1引言   频率源是现代射频和微波电子