注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于ARM cortex构建继电器测试系统

  2. 基于ARM cortex构建继电器测试系统

  3. 所属分类：硬件开发

    • 发布日期：2010-04-06
    • 文件大小：5mb
    • 提供者：ZCCAWP

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16mb
    • 提供者：qq_30307853

  1. 纪客老白硬件基础系04： 反馈电阻网络的其他注意点及答疑

  2. 1、擅长领域：擅长复杂硬件体系设计，多核系统设计，基于RTOS、Linux，QT等进行相关底层驱动和应用程序的编写；精通嵌入式常用的滤波算法，数据拟合算法，PID等控制算法并可以对算法做自由的优化。 2、代表作品：五分类血球仪(ARM+FPGA混合架构)；qPCR仪(A8+3*Cortex-M3内核，以CAN bus构建整个体系）；ICP-MS质谱仪(Freescale+FPGA混合架构))；干式荧光免疫分析仪(iMX6+openCV,以PD+图像识别算法进行定量的尿液吸毒分析) 3、从事领域：

  3. 所属分类：硬件开发

    • 发布日期：2020-07-23
    • 文件大小：58mb
    • 提供者：m0_49011926

  1. 纪客老白硬件基础系03： 电阻具体应用分析：开关电源电路

  2. 1、擅长领域：擅长复杂硬件体系设计，多核系统设计，基于RTOS、Linux，QT等进行相关底层驱动和应用程序的编写；精通嵌入式常用的滤波算法，数据拟合算法，PID等控制算法并可以对算法做自由的优化。 2、代表作品：五分类血球仪(ARM+FPGA混合架构)；qPCR仪(A8+3*Cortex-M3内核，以CAN bus构建整个体系）；ICP-MS质谱仪(Freescale+FPGA混合架构))；干式荧光免疫分析仪(iMX6+openCV,以PD+图像识别算法进行定量的尿液吸毒分析) 3、从事领域：

  3. 所属分类：网络设备

    • 发布日期：2020-07-21
    • 文件大小：82mb
    • 提供者：m0_49011926

  1. 纪客老白 白纪龙老师01 11讲直播课介绍，讲师自我介绍及后期计划

  2. 1、擅长领域：擅长复杂硬件体系设计，多核系统设计，基于RTOS、Linux，QT等进行相关底层驱动和应用程序的编写；精通嵌入式常用的滤波算法，数据拟合算法，PID等控制算法并可以对算法做自由的优化。2、代表作品：五分类血球仪(ARM+FPGA混合架构)；qPCR仪(A8+3*Cortex-M3内核，以CAN bus构建整个体系）；ICP-MS质谱仪(Freescale+FPGA混合架构))；干式荧光免疫分析仪(iMX6+openCV,以PD+图像识别算法进行定量的尿液吸毒分析)3、从事领域：从事

  3. 所属分类：深度学习

    • 发布日期：2020-07-19
    • 文件大小：68mb
    • 提供者：m0_49011926

  1. 纪客老白硬件基础系07：开关电源输入端、输出端电容的选取.mp4

  2. 1、擅长领域：擅长复杂硬件体系设计，多核系统设计，基于RTOS、Linux，QT等进行相关底层驱动和应用程序的编写；精通嵌入式常用的滤波算法，数据拟合算法，PID等控制算法并可以对算法做自由的优化。 2、代表作品：五分类血球仪(ARM+FPGA混合架构)；qPCR仪(A8+3*Cortex-M3内核，以CAN bus构建整个体系）；ICP-MS质谱仪(Freescale+FPGA混合架构))；干式荧光免疫分析仪(iMX6+openCV,以PD+图像识别算法进行定量的尿液吸毒分析) 3、从事领域：

  3. 所属分类：硬件开发

    • 发布日期：2020-07-28
    • 文件大小：78mb
    • 提供者：m0_49011926

  1. 纪客老白硬件基础系06：通过LDO应用电路举例说明电容参数.mp4

  2. 1、擅长领域：擅长复杂硬件体系设计，多核系统设计，基于RTOS、Linux，QT等进行相关底层驱动和应用程序的编写；精通嵌入式常用的滤波算法，数据拟合算法，PID等控制算法并可以对算法做自由的优化。 2、代表作品：五分类血球仪(ARM+FPGA混合架构)；qPCR仪(A8+3*Cortex-M3内核，以CAN bus构建整个体系）；ICP-MS质谱仪(Freescale+FPGA混合架构))；干式荧光免疫分析仪(iMX6+openCV,以PD+图像识别算法进行定量的尿液吸毒分析) 3、从事领域：

  3. 所属分类：网络设备

    • 发布日期：2020-07-26
    • 文件大小：131mb
    • 提供者：m0_49011926

  1. 纪客老白硬件基础系05： 电容的重要参数有哪些mp4

  2. 1、擅长领域：擅长复杂硬件体系设计，多核系统设计，基于RTOS、Linux，QT等进行相关底层驱动和应用程序的编写；精通嵌入式常用的滤波算法，数据拟合算法，PID等控制算法并可以对算法做自由的优化。 2、代表作品：五分类血球仪(ARM+FPGA混合架构)；qPCR仪(A8+3*Cortex-M3内核，以CAN bus构建整个体系）；ICP-MS质谱仪(Freescale+FPGA混合架构))；干式荧光免疫分析仪(iMX6+openCV,以PD+图像识别算法进行定量的尿液吸毒分析) 3、从事领域：

  3. 所属分类：专业指导

    • 发布日期：2020-07-25
    • 文件大小：33mb
    • 提供者：m0_49011926

  1. 纪客老白硬件基础系11：晶振电路中温度等级如何选型-mp4.

  2. 1、擅长领域：擅长复杂硬件体系设计，多核系统设计，基于RTOS、Linux，QT等进行相关底层驱动和应用程序的编写；精通嵌入式常用的滤波算法，数据拟合算法，PID等控制算法并可以对算法做自由的优化。 2、代表作品：五分类血球仪(ARM+FPGA混合架构)；qPCR仪(A8+3*Cortex-M3内核，以CAN bus构建整个体系）；ICP-MS质谱仪(Freescale+FPGA混合架构))；干式荧光免疫分析仪(iMX6+openCV,以PD+图像识别算法进行定量的尿液吸毒分析) 3、从事领域：

  3. 所属分类：嵌入式

    • 发布日期：2020-08-04
    • 文件大小：89mb
    • 提供者：m0_49011926

  1. 纪客老白硬件基础系10：不同的电容等级其适用的电路是什么.mp4

  2. 1、擅长领域：擅长复杂硬件体系设计，多核系统设计，基于RTOS、Linux，QT等进行相关底层驱动和应用程序的编写；精通嵌入式常用的滤波算法，数据拟合算法，PID等控制算法并可以对算法做自由的优化。 2、代表作品：五分类血球仪(ARM+FPGA混合架构)；qPCR仪(A8+3*Cortex-M3内核，以CAN bus构建整个体系）；ICP-MS质谱仪(Freescale+FPGA混合架构))；干式荧光免疫分析仪(iMX6+openCV,以PD+图像识别算法进行定量的尿液吸毒分析) 3、从事领域：

  3. 所属分类：嵌入式

    • 发布日期：2020-08-02
    • 文件大小：60mb
    • 提供者：m0_49011926

  1. 纪客老白硬件基础系09：电容的温度等级具体标识分析-mp4

  2. 1、擅长领域：擅长复杂硬件体系设计，多核系统设计，基于RTOS、Linux，QT等进行相关底层驱动和应用程序的编写；精通嵌入式常用的滤波算法，数据拟合算法，PID等控制算法并可以对算法做自由的优化。 2、代表作品：五分类血球仪(ARM+FPGA混合架构)；qPCR仪(A8+3*Cortex-M3内核，以CAN bus构建整个体系）；ICP-MS质谱仪(Freescale+FPGA混合架构))；干式荧光免疫分析仪(iMX6+openCV,以PD+图像识别算法进行定量的尿液吸毒分析) 3、从事领域：

  3. 所属分类：嵌入式

    • 发布日期：2020-08-01
    • 文件大小：62mb
    • 提供者：m0_49011926

  1. 纪客老白硬件基础系12：答疑解惑.mp4

  2. 1、擅长领域：擅长复杂硬件体系设计，多核系统设计，基于RTOS、Linux，QT等进行相关底层驱动和应用程序的编写；精通嵌入式常用的滤波算法，数据拟合算法，PID等控制算法并可以对算法做自由的优化。 2、代表作品：五分类血球仪(ARM+FPGA混合架构)；qPCR仪(A8+3*Cortex-M3内核，以CAN bus构建整个体系）；ICP-MS质谱仪(Freescale+FPGA混合架构))；干式荧光免疫分析仪(iMX6+openCV,以PD+图像识别算法进行定量的尿液吸毒分析) 3、从事领域：

  3. 所属分类：嵌入式

    • 发布日期：2020-08-15
    • 文件大小：54mb
    • 提供者：m0_49011926

  1. 嵌入式系统/ARM技术中的数字电压表印刷电路板设计与实现

  2. PROTEUS7.5嵌入式系统仿真与开发平台主要包括强大的ISIS原理布图工具、PROSPICE混合模型SPICE仿真、以及ARES PCB设计等三个功能模块。其中ARES（Advanced Routing EditingSoftware）是用于PCB设计的后端工具模块，它与ISIS.EXE相结合，可以将设计调试好的原理图电路方便地变成印刷电路板版图，其设计结果可以生成光绘机需要的Gerber恪式版图设计文件，方便电路板的设计和操作。 　　与其它同类的Layout设计工具相比较，该工具最具特色的

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：316kb
    • 提供者：weixin_38638647

  1. 嵌入式系统/ARM技术中的基于微控制器的抗干扰软件编程的方法

  2. 在提高硬件系统抗干扰能力的同时，软件抗干扰以其设计灵活、节省硬件资源、可靠性好越来越受到重视。下面以MCS-51单片机系统为例，对微机系统软件抗干扰方法进行研究。在工程实践中，软件抗干扰研究的内容主要是： 一、消除模拟输入信号的嗓声（如数字滤波技术）；二、程序运行混乱时使程序重入正轨的方法。本文针对后者提出了几种有效的软件抗干扰方法。 　　在嵌入式微控制器内部，对于内部产生的电磁发射，采用软件措施的效果并不明显。因为发射主要是由CPU中的内部时钟和噪声引起，而且高速开关电流是由微控制器中的多种不

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：109kb
    • 提供者：weixin_38607784

  1. 嵌入式系统/ARM技术中的一款可变增益功率放大器的应用设计

  2. 导读：本文研制的多功能功率放大器单片集成电路的面积与同样指标的功率放大器面积一样，约为8 mm2,传统室外单元的电压控制可变衰减器(voltage variable attenuator,VVA)的面积约为1.7 mm2,可见文中的多功能功率放大器将芯片面积节省了17.5%,有利于系统的小型化和成本的降低。         采用电路仿真ADS软件进行了原理图及版图仿真，研究了增益控制电路在放大器中的位置对性能的影响。最终实现了在6~9GHz频率范围内，1 dB压缩点输出功率大于33 dBm,当

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：251kb
    • 提供者：weixin_38655347

  1. 嵌入式系统/ARM技术中的一款32位嵌入式CPU的定点加法器设计

  2. 摘要：根据一块32位嵌入式CPU的400MHz主频的要求，结合该CPU五级流水线结构，并借鉴各种算法成熟的加法器，提出了一种电路设计简单、速度快、功耗低、版图面积小的32位改进定点加法器的设计方案，为后续浮点加法器的设计提供了很好的铺垫。 关键词：借鉴 改进 定点 加法器从CPU的指令执行频率上看，算术逻辑单元、程序计数器、协处理器是CPU中使用频率最多的模块，而加法器正是这些模块的核心部件，几乎所有的关键路径都与之有关，因而设计一种通用于这些模块的加法器是整个CPU设计中关键的一步。为此

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：82kb
    • 提供者：weixin_38680764

  1. 嵌入式系统/ARM技术中的一款32位嵌入式CPU的定点加法器设

  2. 从CPU的指令执行频率上看，算术逻辑单元、程序计数器、协处理器是CPU中使用频率最多的模块，而加法器正是这些模块的核心部件，几乎所有的关键路径都与之有关，因而设计一种通用于这些模块的加法器是整个CPU设计中关键的一步。为此，笔者根据32位CPU的400MHz主频的要求，结合CPU流水线结构，借鉴各种算法成熟的加法器，提出一种电路设计简单、速度快、功耗低、版图面积小的32位改进定点加法器的设计方案。        1 设计思想       对于高性能CPU中使用的加法器，速度显然是第一位的，所以考

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：266kb
    • 提供者：weixin_38727453

  1. 嵌入式系统/ARM技术中的基于最佳的结构化ASIC设计方法

  2. 由于与深亚微米标准单元ASIC相关的非重复性工程费用(NRE)越来越大，设计周期又很长，因此利用结构化ASIC进行定制IC设计的吸引力正变得越来越大。结构化ASIC能以极具竞争力的单位成本提供优秀的硅片性能，并且NRE费用极低。结构化ASIC的多样性意味着它即可以用作系统主芯片，也可以用作高性价比的小型辅助芯片。 　　许多物理设计问题在结构化ASIC的片设计中已经得到解决，因此后端版图设计的时间可以大大缩短，从而导致更快的验证确认和原型提供。不过ASIC片具有预定义的结构，因此设计师必须合理

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：101kb
    • 提供者：weixin_38624437

  1. 嵌入式系统/ARM技术中的射频接收芯片结构选择的几个要点

  2. 摘要： 概述无线接收器的几种常见结构，并简要分析各自优缺点。着重介绍在接收系统结构选择上的考虑要点。 　　关键词： 射频;接收器;系统设计 　　如果简单的把射频芯片设计分成系统设计、路模块设计、版图设计三个阶段，那么，我们知道，越早出现不良设计对后面的设计工作造成的难度越大，为得到相同效果所花费的代价也就越大，由此系统级设计就显得尤为重要。射频接收器结构的确定可以说是系统设计的一个基本任务。 　　一般而言，在现代的射频系统中，天线接收到的信号频率很高而且具有极小的信道带宽。如果考虑直接滤

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：120kb
    • 提供者：weixin_38691970