随着数字集成电路（IC）的设计变得更加复杂，验证其功能的工作也越来越复杂了。在能被设计的门电路数量和能在合理时间内被验证的门电路数量之间一直存在差距，而这些年来，EDA 厂商们在缩小这种差距方面几乎无所作为。要 点　　●加快的速度是RTL仿真的10至 50倍。 　　●新仿真方法的速度是RTL仿真的1000至5000倍。 　　●FPGA原型的速度可以达到 RTL仿真的10,000倍。 　　●EDA厂商目前提供可简化构建原型的分区软件。 　　●多家厂商提供FPGA原型构建电路板，价格比自建的更便宜。